Устройство для корреляционного анализа (его варианты) Советский патент 1983 года по МПК G06F17/15 

свертки, выход которого подключен к входам блока вычисления синуса и блока вычисления косинуса, выходы которых соединены с вторыми входами соответственно первого и второго умножи-, телей, причем выход блока вычисления фазы является первым информационным выходом устройства, о т л и ч а ющ е е с я тем, что, с целью расширения функциональных возможностей за счет оценки модуля коэффициента корг реляции с заданной дискретностью оценки,в него введены П коммутаторов, n-l элементов И, элемент ИЛИ, блок постоянной памяти, п у1«1ножателей, h блоков сравнения, третий блок усреднения, второй блок вычисления модуля, выход первого блока вычисления модуля соединён с входом третьего блока усреднения, первый и второй входы второго блока вычисления модуля соединены с выходами соответственно первого и второго блоков усреднения, причем выход третьего блока усреднения подключен к первым входам

П умножителей, выход t-го (isi,n) коэффициента блока постоянной Пс1мяти1 подключен к первому входу -го коммутатора и второму входу f -го умножителя, выход которого соединен с первым входом (-го блока сравнения, второй вход которого подключен к выходу блокавычисления модуля, выход

i-ro (fr2,n-l) блока сравнения подключен к первому входу i-ro и второму входу (-1)-го элемента И, выход первого блока сравнения подключен к первому входу первого элемента И и второму входу первого коъллутатора, выход которого соединен с первым входом элемента ИЛИ, выход ц-го блока сравнения подключен к второму входу (n-lj-ro элемента И, выход -го . (4-1,П-1) элемента И соединен с втоым входом ()-го коммутатора, выход которого подключен к (itl)-My входу элемента ИЛИ, выход которого является вторым информационшлм выходом устройства.

Устройство для корреляционного анализа, содержащее первый блок вычисления модуля, блок вычисления мгновенного значения фазы, блок задержки, блок вычитания, блок вычисления свертки, блок вычисления синуса, блок вычисления косинуса, два умножителя, два блока усреднения, блик вычисления фазы, первый и второй входы которого соединены с выходами соответственно первого и второго блоков усреднения, входы которых соединены с выходами соответственно первого и второго умножителей, первые входы которых подключены к выходу первого блока вычисления модуля, первый и второй входы которого объединены соответственно с первым и вторым входами блока вычисления мгновенного значения фазы и являются соответственно первым и вторым информационными входами устройства, выход блока вычисления мгновенного значения фазы подключен к первому входу блока вычисления и входу блока задержки, выход которого соединен с втррьлм входом блока вычитания, выход которого соединен с взводом блока вычисления свертки, выход которого подключен к входам блока вычисления синуса и блока вычисления косинуса, выходы которых соединены с вторыми входами соответственно первого и второго умножителей,причем выход блока вычисления фазы является первым информационным выходом устройства, отличающеес я тем, что, с целью расширения функциональных возможностей за счет оценки модуля коэффициента корреляции, в него введены третий блок усреднения, второй блок вычисления модуля и дели тель, выход которого является вторым информационным выходом устройства, выход первого блока вычисления модуля соединен с входом третьего блока усреднения, выход которого подключен к первому входу делителя, второй вход которого соединен с выходом второго блока вычисления модуля, первый и второй входы которого соединены с fg выходами соответственно первого и «Л второго блоков усреднения. 2. Устройство для корреляционного анализа, содержгидее первый блок вычисления модуля, блок вычисления мгновенного значения фазы, блок за- S держки, блок вычитания, блок вычисле ния свертки, блок вычисления синуса, блок вычисления косинуса, два умножителя, два блока усреднения, блок 00 вычисления фазы, первый и второй входы которого соединены с выходами соJQO ответственно первого и второго блоко СО усреднения, входы которых соединены с выходами соответственно первого и 4 СО второго умножителей, первые входы которых подключены к выходу первого блока вычисления модуля,, первый и второй входы которого объединены со.ответственно с первым и вторым входами блока вычисления мгновенного значения фазы и является соответст,венно первым и вторым информационными входами устройства, выход блока вычисления мгновенного значения фазы подключен к первому входу блока вычитания и входу блока задержки, выход которого соединен с вторым входом блока вычитания, выход которого со единен с входом блока вычисления

1

Изобретение относится к определении; характеристик узкополосных случайных процессов,предназначено для оперативной оценки одновременно модуля и фазы междупериодного коэффициента корреляции периодических сигналов при флюктуациях фазы и амплитуды сигнала и может использоваться в системах измерительной texHHKH, связи и автоматического управления.

Величина модуля коэффициента корреляции позволяет судить о ширине спектра узкополосного случайного процесса, а проведённое одновременно измерение среднего набега фазы за известный интервал времени характеризует положение центральной частоты спектра на шкале частот. В частности важное значение имеет оценка положения центральной частоты спектра на шкале частот в корреляторах для автоматизации процесса измерений.

Известно устройство, вычисляющее огибающую коэффициента корреляции и содержащее три входных канала, в каждом из которых име.ются последовательно соединенные множительное устройство, фильтр низкой частоты и временной квантователь, а также генератор, фазосдвигающую цепь, задержку и два вычислительных устройства полярного коррелятора l .

При вычислении огибающей коэффициента корреляции в устройстве производится перемножение поступающих внешних сигналов на сигналы от генерато-. ра, частота которых должна быть примерно равной центрг1льной частоте исследуемых процессов. Отсутствие оценки положения неизвестной центральной частоты спектра поступающих сигналов на шкале частот является недостатком данного устройства.

Наиболее близким по технической сущности является фазометр среднего значения на бега фаз|л, содержащий последовательно соединенньле фазометр мгновенного значения,блок задержки,блок вычитания, второй вход которого соединен с выходом фазометра мгновенного значения, блок свертки и тригоном трический преобразователь, а также блок вычисления модуля, два умножителя, два блока усреднения и блок вычисления фазы, причем первый, и второй выходы тригонометрического преобразователя соединены соответственно с первой входами первого и второго умножителей, вторые входы которых соединены между собой и через блок вычисления модуля соединены с входом фазометра мгновенного значения, выходы первого и второго умножителей соответственно первый и второй блоки усреднения присоединены к первому и второму входам блока вычисления фазы.

Устройство производит оценку набе, га фазы сигнала, имеющего среднюю

частоту 0о I за выбранный интервал времени Т, устанавливаемый в блоке задержки. Для радиоимпульсных периодических сигналов с флюктуациями фазы и амплитуды эта оценка является оценкой средней фазы междупериодного коэффициента корреляции 2 .

Недостатком известного устройства является отсутствие оценки модуля коэффициента корреляции.

Цель изобретения - расширение уфункциональных возможностей устройства за счет дополнительной оценки модуля коэффициента корреляции сигналов при максимальном использовании имеющейся аппаратуры, а также с заданной дискретности оценки.

Указанная цель достигается тем, что в устройство для корреляционного анализа, содержащее первый блок вычисления модуля, блок вычисления мгновенного значения фазы, блок задержки, блок вычитания, блок вычисления свертки, блок вычисления синуса, блок вычисления косинуса,два умножителя, два блока усреднения, блок вычисления фазы, первый и второй входы которого соединены с выходами соответственно первого и второго блоков усреднения, входы которых соединены с выходами соответственно первого и второго умножителей, первые входы которыхподключены к выходу первого блока вычисления модуля, первый и второй входы которого объединены соответственно с первым и вторым входами блока вычисления мгновенного эначения фазы и являются соответственно первым и вторым информационными входами устройства, выход блока вычисления мгновенного значения фазы подключен к первому входу блока вычитания и входу блока задержки, выход которого соединен с вторым входом блока вычитания, выход которого соединен с уходом блока вычисления свертки, вы-, ход которого подключен к входам блока вычисления синуса и блока вычисления косинуса/ выходы которых соединены с вторыми входами соответственно первого и второго умножителей, причем выход блока вычисления фазы является первым информационным выходом устройства, введены третий блок усреднения, второй блок вычисления модуля и делитель, выход которого является вторым информационным выходом устройства, выход первого блока вычисления модуля соединен с входом третьего блока усреднения, выход которого подключен к первому входу делителя, второй вход которого соединен с выходом второго блока вычисления модуля, первый и второй входы которого соединены с выходами соответственно первого и в торого блок ов усредн ен и я.

В системах распознавания и адаптат ции, как правило, производится анализ

сигналов с заранее заданными свойствами; в частности необходимо производить измерение частоты сигналов с заданными значениями модуля коэффициента корреляции. Для этого необходима оценка модуля коэффициента корреляции с заданной дискретностью, что не осуществляется в первом варианте устрой:ства.

По второму варианту в устройство для корреляционного анализа, содер:жащее первый блок вычисления модуля, блок вычисления мгновенного значения фазы, блок задержки, блок вычитания, блок вычисления свертки, блок вычисления синуса, блок вычисления косинут са, два умножателя, ва блока усреднения, блок вычисления фазы, первый -;и второй входы которого соединены с .выходами соответственно первого и второго блоков усреднения, входы которых соединены с выходами соответственно первого и второго умножителей, первые входы которых подключены к выходу первого блока вычисления модуля, первый и второй входы котррого объединены соответственно с первым и вторым вхоцами блока вычисления мгновенного значения фазы и является соответственно первым и вторым 1гнформационньош входами устройства, выход блока вычисления мгновенного значения фазы подключен к первому входу блока вычитания и входу блока задержки, выход которого соединен с вторым входом блока вычитания, выход которого сот единен с входом блока вычисления .свертки, выход которого подключен к входам блока вычисления синуса и блока вычисления косинуса, выходы которых соединены с вторыми входами соответственно первого и второго умножителей, причем выход блока вычисления . фазы является первым информации онным выходом устройства, введены Ч коммутаторов, И-1 элементов И, элемент ИЛИ, блок постоянной памяти,

Ц умножителей, ц блоков сравнения, третий блок усреднения, второй блок вычисления модуля, выход первого блока вычисления модуля соединен с входом третьего блока усреднения, первый и второй входы второго блока вычисления модуля соединены с выходами соответственно первого и второго блоков усреднения, причем выход третьего блока усреднения подключен к первым входам П умножителей, выход « -го ((г1,ц) коэффициента блока постоянной памяти подключен к первому входу 4-го коммутатора и второму входу -го умножителя, выход которого соединен с первым входом i -го блока сравнения, второй вход которого подключен к выходу блока вычисления модуля, выход -)-го ,n-l) блока сравнения подключен к первому входу -го и второму входу (isi)-го элемента И, выход первого блока сравнения подклю чен к первому входу первого элемента И и второму входу первого коммутатора, выход которого соедннен с первым входом элемента ИЛИ, выход ц -го бло ка сравнения подключен к второму вхо ДУ {И-1)-го элемента И, выход i -го (Ч,п-1) элемента И соединен с вторым входом (+1)-го коммутатора, выход которого подключен к (4+1)-му входу элемента ИЛИ, выход которого является вторьм информационным выходом устройства. На фиг. 1 приведены функциональные схемы предлагаемого устройства. Схема (фиг.1) содержит блок I вычисления мгновенного значения фазы, блок 2 задержки, блок 3 вычитания, блок 4 свертки, блок 5 вычисления синуса,, перйый блок 6 вычисления модуля, умножитель 7, первый и второй блоки 8усреднения, блок 9 вычислени фазы, второй блок 10 вычисления модуля, третий блок 11 усреднения, делитель 12 и блок 13 вычисления косинусаСхема (фиг.2) содержит блок 1 вы числения мгновенного значения фазы, блок 2 задержки, блок 3 вычитания, блок 4 свертки, блок 5 вычисленияг синуса, первый 6 блок вычисления модуля, умножитель 7, первый и второй блоки 8 усреднения, блок 9 вычислени фазы, второй блок 10 вычисления моду ля, третий блок 11 усреднения, блок .12 постоянной памяти, блок 13 вычисления косинуса, блоки 14 сравнения, элементы И 15, коммутаторы 16, элемент ИЛИ 17 и умножители 18. Устройство (фиг; 1) работает следующим образом. Блок 1 мгновенного значения определяет текущую фазу входного сигнала в каждом интервале разрешения. Отсче ты Зсвдерживаются на период повторения в блоке 2 задержки и поступают на блок 3 вычитания. На выходе блока вычитания образуются отсчеты разности фаз задержанного и незадержанного сигналов, которые преобразуются к интервалу однозначности с; помощью блока 4 свертки. С блока свертки отсчеты разности фаз ( ДЧ) поступают на блоки 5 и 13, на выходах которых образуются сигналы вида sin 4(f; и cos л (j; . Эти сигналы подаются на первые входы умножителей 7, на вторые входы которых поступают отсчеты модуля входного сигнала U,, определенные с помощью блока 6 вычисления модуля в соответствующих i -ых интервалах разрешения,, по дальности. Полученные произведения U, sin.u(| и Uj cosiCf. усредняются в соответствующих блоках 8 усреднения, в которых образуются , NN суммы и, - и,-siHianCi и 0 U,,cosACf где N - число усредняемых отсчетов. В блоке 9 вычисляется среднее значе-. ние фазы по формуле (|ср П В блоке 10 вычисление модуля осу ществляется по формуле + Uj или по приближенному к ней алгоритму. Блок 11 усредняет отсчеты тмодуля в 2 соответствии с алгоритмом M|,Z Oj и может быть выполнен аналогично бло ку 8. На выходе делителя 12 получаем оценку модуля коэффициента корреляции сигналов в соответствии с формулой I ицт i -)|и..л(рЛЧ,и;со5йс Л мг R 5 : мТ При реализации устройства на видеочастоте или в цифровом виде сигна ы на вход устройства должны поступать в виде квсшратурных составляющих А иДг, полученных например, с двухфазовых детекторов. В этом случае блок 6 вычисления модуля аналогичен блоку 10, а блок 1 аналогичен блоку 9 вычисления фазы. Устройство (фиг. 2) работает следующим образом. Блоки 1-11 и 13 работают аналогично описанному для первого варианта. Модуль М с выхода третьего блока 11 усреднения поступает на п -кангшьную схему. В j -ом канале производится умножение значениям в умножителе 18 на постоянную величину Rj ,поступающую из блока 12.Результат выч-ислений сравнивается в блоке 14 сравнения с величиной Mj, поступающей из блока 10I на выходе блока сравнения вырабатывается сигнал 1, если M,Rj -MjiO и О, в противном случае. Сигнал проходит через j-ый элемент И 15 и является разрешаемым сигналом для пропускания j-ым коммутатором 16 значения Rj из блока 12, если на второй вход элемента И не поступает с (j-l)-ro канала. При сигнале на втором входе коммутатора 16 на его выходе значение Rj равно 0. Выходы всех, коммутаторов объединяются на элементе ИЛИ 17, выход которого является вторым информационным выходом устройства. Таким образом, оценка модуля коэффициента корреляции входных сигналов получается с дискретностью, заданной в блоке 12. Таким образом, новое качество получается при относительно малом увеличении аппаратуры, а следовательно-,, веса, габаритов и потребляемой мощности. Кроме того, идентичность вновь вводимых блоков вычисления модуля

И усреднения с испольэуекыми однри|Менными блоками существенно упроцает инженерную реализацию изобретения. Применение изобретения позволит использовать одно устройство для решения задачи вместо набора устрой

ств, большая часть аппаратуры является Общей, а многие блоки могут быть идентичными. Все это приводит к снижению веса, габаритов, потребляемой мощности и снижает стоимость устрой-; ства.