Устройство поиска псевдослучайных последовательностей Советский патент 1983 года по МПК H04L7/02 H04L7/04 

Изобретение относится к радиотехнике и может использоваться в системах связи с шумоподобньоми фазоманипу лированными сигналами. Известно устройство для синхронизации шумоподобных сигналов, содер жащее объедин ьные по одному из входоз два перемножителя, к другим входам которых подключены соответствующие выхода генератора опорного напря жения, а также сумматор, два интегр,атора, два преобразователя цифрааналог, два преобразователя аналогцифра, модулятор сигналов, коммутатор, пороговый блок, два регистра сдвига, N накопителей, N +2 дополни тельных сумматоров, при этом выход каждого перемножителя через последовательно соединенные соответствующие интегратор, преобразователь аналогцифра, регистр сдвига и один из дополнительных суг маторов, к другому входу которого подсоединен вход регистра сдвига, подключен к одному из входов модуляторов сигналов, выходы которого через другие N дополнительных сумматоров подключены к другому входу соответствующих дополнитель сумматоров и к соответствующим входа коммутатора, каждый выход которого через преобразователь цифра-аналог подключен к входу соответствующего квадратора, кроме того, выход сумматора подключен к входу порогового блока LI . . Данное устройство обладает высоко помехозащищенностью, но относительно большим временем поиска сигналов. Наиболее близким к изобретению является устройство синхронизации с Vi-последовательностью, содержащее по следовательно соединенные фильтр ниж них частот, перемножитель, блок-подтверждения синхронизма, переключател генератор псевдослучайных последовательностей (ПСП) , первый регистр сдвига, суммато совпадений и порого вый блок, выход которого подключен к второму входу блока подтверждения синхронизма, последовательно соединенные генератор тактовой частоты и делитель частоты, выход которого подключен к второму входу переключателя к третьему входу которого подсоединен выход генератора тактовых импульсов, при этом выход делителя частоты через последовательно соединенные блок поэлементного приема и второй регистр сдвига подсоединен к другим входам сумматора совпадений, а выход генератора ПСП подключен к второму входу перемножителя 2 . Это устройство синхронизации с 11-последовательностью обладает небольимм /временем поиска, однако помехозащищенность его сравнительно низк Цель изобретения - повышение помехозащищенности поиска. Для достижения цели в устройство поиска псевдослучайных последовательностей , содержащее по входу последовательно соединенные фильтр нижних частот, перемножитель и блок подтверждения синхронизма, последовательно соединенные блок поэлементного приема, первый регистр сдвига и сумматор совпадений, к другим входам которого подключены выходы второго регистра сдвига, последовательно соединённые генератор тактовых импульсов и делитель частоты, выход которого подсоединен к первому входу переключателя и к первому входу блока поэлементного приема, к второму входу которого подключен выход „фильтра нижних частот, а также генератор ПСП, выход которого подсоединен к первому входу второго регистра сдвига и второму входу перемножителя, и пороговый блок, введены последовательно соединенные адресный счетчик, счетчик циклов, триггер обнаружения, одновибратор и дополнительный делитель частогты, последовательно соединенные блок вентилей, арифметический сумматор и оперативный запоминающий блок, а также элемент ИЛИ, выход которого подсоединен к второму входу переключателя, третий вход которого объединен с входом одновибратора, а выход подсоединен к второму входу второго регистра сдвига и второму входу дополнительного делителя частоты, выход которого подсоединен к входу генератора ПСП, при этом дополнительный выход генератора тактовых импульсов подсоединен к соответствующему входу оперативного запоминакядего блока, к дополните;йэным входам которого подключены соответствующие выходы адресного счетчика, первый вход -которого объедин н с вторым входом счетчика циклов и вторым входом триггера обнаружения и подключен к выходу блока подтверждения синхронизма, второй вход которого подключен к выходу триггера обнаружения, третий вход которого подключен к выходу порогового блока, вход которого объединен с выходами оперс тивного запоминамцего блока и входом блока вентилей, к другому входу которого подсоединен второй выход счетчика циклов, при этом выход генератора тактовых импульсов подсоединен к второму входу адресного счетчика и первому входу элемента ИЛИ, к второму входу которого подключен выход делителя частоты. На чертеже представлена структур-;но-электрическая схема устройства поиска псевдослучайных последовательностей .. Устройство поиска псевдослучайных последовательностей содержит фильтр нижних частот (ФНЧ) 1, перемножитель 2, блок поэлементного приема 3, регистры сдвига 4 и 5, сумматор совпадений 6, пороговый блок 7, генератор ПСП 8, блок подтверждения синхронизма 9, триггер обнаружения 10, Генератор тактовых импульсов 11, делитель частоты 12, переключатель 13, дополнительный делитель частоты 14, адресный счетчик 15, одновибратор 16, арифметический сумматор 17, блок вентилей 18, счетчик циклов 19, элемент ИЛИ 20 и оперативный запоминающий блок 21.

Предлагаемое устройство работает следующим образом. .

Входная псевдослучайная последовательность после фильтрации в ФНЧ 1 поступает на перемножитель 2 и блок поэлементного приема 3, в которомID производится оценка символов принимаемой последовательности либо на. интервале длительности одного символа, либо на интервале в Р раз меньшей длительности, где Р - целое число, в зависимости от требуемой помехозащи-г ценности и точности определения задержки сигнала. Полученные значения продвигаются в регистре сдвига 4 в темпе их формирования, с выходов-раз рядов которого поступают на входы ; сумматора совпадений б.

В регистр сдвига 5 поступают бтг счеты местной последовательности, формируемой генератором ПСП 8 (по Р отсчетов на элементе). Частота :: Формирования последовательности генератором ПСП 8 в режиме поиска сигнала равна (к+1)1, где i m - тактовая ; частота входной последовательности. Тактовая частота регистра сдвига 5 соответственноравна P(K+l)i.

Формирование этих частот осуществляется следующим образом.

Генератор тактовых импульсов 11 . вырабатывает частоту PKij , которая поступает на один вход элемента ШШ 20 непосредственно и на второй через; делитель частоты 12 в к раз,- .

Элемент ИЛИ 20 осуществляет сложение частот. Полученный сигнал час,Тоты Р К+Ц поступает через открытый переключатель 13 на регистр сдвига 5 и делитель частоты 14 в Р раз., который формирусэт сигнал тактовой частоты (К+1) 1 гп г управляющий геН0ратором ПСП 8.. ,

При каждом сдвиге выборок в регистре сдвига 4 происходит сдвиг шборок в регистре сдвига 5, а между ними еще РК сдвигов в регистре едвига 5, при каждом из которых осущертвляется подсчет числа совпадающих разрядов регистров сдвига 4 и 5 в. сумматоре совпадений 6. Результат подсчета, выраженный в Двоичном коде поступает на арифметический сумматор 17, в котором суммируется с двоичным числом, поступающим с блока венти- , лей 18.

в исходном состоянии счетчик циклов 19 блокирует прохождение сигналов через блок вентилей 18, и числа, поступающие с сумматора совпадений 6 непосредственно через арифметический сумматор 17, подаются на оперативный запоминающий блок 21, в котором запоминаются в ячейках памятки с номером определяемым кодом адресного счетчика 15. Частота изменения кода совпадает С относительной частотой продвижения выборок в регистрах сдвига 4 и 5 и. равна Pktrt, , а коэффициент пересчета адресного счетчика 15 равен количеству отсчетов входного сигнала на одном периоде ПСП, т.е. PN , где число элементов псевдослучайной последовательности.

Таким образом, в первом цикле осуществляется запись значений взаимной корреляции сегментов входной и опорной .последовательностей соответствующих их различным временным задержкам. После записи всех NP значений адресный счетчик 15 выдает импульс переноса, который меняет состояние счетчика циклов 19 и он отказывает вентили записи в блоке вентилей 18. При этом числа, записанные в оператиный запоминающий блок 21, поступают на арифметический сумматор 17, суммируются с приходящими и вновь записываются по тому же адресу, и т.д.

Счетчик циклов 19 задает общую длину сегмента последовательности, по которому производится вычисление функции взаимной корреляции.

Так, например, если регистры сдвига 4 и 5 содержат р{, разрядов, а коэффициент пересчета счетчика циклов 19 равен М, то длина сегмента равна им .

В последнем М -м состоянии счетчик циклов 19 выдает на триггер обнаружения 10 сигнал, разрешающий прием информации. Значения функций взаимной корреляции, поступающие с выхода оперативного запоминающэго блока 21 на пороговый блок 7, сравниваются с порогом, в случае превышения которого выдается импульс, переворачивающий триггер обнаружения 10 в состояние соответстЕуюцее обнаружению сигнала. При этом одновибратор 16 вырабатывает короткий импульс, устанавливающий делитель частоты 14 в исходное состояние, а переключатель 13 подключает к делителю частоты 14 сигнал частотга Plffl . Делитель частоты 14 вырабатывает тактовую частоту tni генератора ПСП 8, фаза которой соответствует найденному значению.

Формируемая в темпе принимаемой п севдо случай ная по следов атель но сть генератора ПСП 8 демодулирует входно сигнал в перемножителе 2, сигнал которого интегрируется, и сравнивается

с порогом в блоке подтверждения синхронизма 9.

Если порог не превьлден, блок подтверждения синхронизма 9 устанавливает адресный счетчик 15 и счетчик циклов 19 в исходное состояние, а триггер обнаружения 10 переводит в

состояние, соответст.вующее необнару жению сигнала.

Технико-экономическая эффективность устройства поиска псевдослучайных последовательностей заключается в повышении помехозащищенности при приеме ПСП с большими базами.

УСТРОЙСТВО ПОИСКА ПСЕВДОСЛУЧАЙНЫХ .ПОСЛЕДО ВАТЕЛЬ НОСТЕЙ, СОДвржащее по ВХОДУ последовательно соединенные фильтр нижних частот, перемножитель и блок подтверждения сйнхро низма, последовательно соединенные блбк поэлементного приема, первый регистр сдвига и сумматор совпадений г к другим входам которого подключены . выходы второго регистра сдвига, последовательно соединенные генервтор тактовых импульсов и делитель частоты, выход которого подсоединен к первому входу переключателя и к первому входу блока, поэлементного приема, к второму входу которого подключен выход фильтра нижних частот, а также генератор псевдослучайных последовательностей (ПСП), внход которого подсоединен к первому входу второго регистра сдвига и второму входу перемножителя, и пороговый блок, о т личающееся т&ц, что, с целью повышения помехозащищенности Поиска, в него введены последовател| но соединенные адресный счетчик, счет-чик циклов, триггер обнаружения, одновибратор и дополнительный делитель частоты, последовательно соединенные блок вентилей, арифметический сумматор и оперативный запоминающий блок, а также элемент ИЛИ, выход которого подсоединен к второму входу переключателя, третий вход которого объединен с входом одновибратора, а выход подсоединен к второму входу второго регистра сдвига и второму входу дополнительного делителя частоты, выход которого подсоединен к входу генератора ПСП, при этом дополнитепь.ный выход генератора тактовых импульсов подсоединен к соответствующему входу оперативного запоминающего бло « ка, к Дополнительньм входам которого подключены соответствующие выходы адресного счетчика, первый вход коС торого объединен с вторым входом счетчика циклов и вторы входом триг гера сэбнаружения и подключен к выходу блока подтверждения синхронизма, второй вход которого подключен к выо ходу триггера обнаружения, третий вход которого подключен к выходу по4; рогового блока, вход которого объеND динен с выходами оперативного запоми шающего блока и входом блока вентилей , к другому входу которого подсое ;о о динен второй выход счетчика циклов, при этом выход генератора тактовых импульсов Подсоединен к второму входу адресного счетчика и первому вхо ПУ элемента ИЛИ, к второму входу которого подключен выход делителя частоты .