Устройство для вывода информации Советский патент 1983 года по МПК G06F3/04 

Изобретение относится к вычислительной технике и может быть исполь зовано для управления обгченом информации между каналом ввода - вывода и периферийными устройствами Цифровых вычислительных -машин, а та же при конструировании вычислительных систем. Устройство предназначено для управления электрофицированнрй пишущей машиной .Consul-260. (ЭПМ). Известно-устройство, ввода-вывода информации, содержащее регистры, блок выдачи управляющих сигналов, блок контроля режимов, блок выдачи информации, схему выборки,,блок указания состояния и блок регулирования запросов, и выполняющее функции управления обменом информации между входными и выходными шинами, к которым подключены устройства вврда- вывода 1 -. . Недостатком устройства являются ограниченные .функциональные возможности из-за того, что оно принимает и выдает на печать байт информации , и на время, необходимое на распечатку выводимого объема информации , процессор прерывает выпол нение основной программы.ripiH периодическом выводе большог объема мнформации, что необходимо, например, в автоматизированных системах управления техно/югич-ескими процессами, снижается коэффидиент использования аппаратуры (отношение времени использования оборудо;вания к календарному времени ). Наиболее близким к изобретению по технической сущности является устройство для вывода информации, содержащее дешифратор управляющих сигналов и схему прерывания, схему управления клавиатурой ЭПМ, схему управления фотоэлектрическим устрой ством ввода с перфоленты и схему управления печатью С2 . Недостатком устройства являются ограниченные функциональные.возможности из-за большой загрузки процес сора операциями по выводу информации,. Цель изобретения - повышение быстродействия устройства. Указанная цель достигается тем, что в устройство для вывода инф-ррма ции, содержащее регистр, первый вхо которого является управляющим входом устройства, а выход - управляю; щим выходом устройства, формирователь сигналов, один выход которого подсоединен к управляющему входу : блока сопряжения с печатью, выход к -торого является соответствующим информационным выходом устройства, введены с первого по третий элементы ИЛИ, первый и второй элементы задержки, формирователи импульсов. и адреса , счетчик байтов, элемент .совпадения, блок буферной памяти и элемеЫт И, управляющие входы блока буферной памяти, входы формиро- . вателя импульсов и первого элемента задержки являются управляющим входом устройства, выход формирователя импульсов соединен с первь1ми входами первого элемента ПЛИ и счетчика байтов, выход первого элемента задержки соединен с первыми входами второго и третьего элементов ИЛИ, информационные входы блока памяти являются соответствующими информационными входами устройства/ а вы- ходы подключены к -соответствующим вхС(Дам блока сопряжен-ия с печатью, другой выход формирователя сигналов с. первым входом элемента И, .с вторым входом первого элементд ИЛИ и через второй элемент задержки с вторыми входами регистра состояния и второго элемента ИЛИ, выход которого и выход первого ИЛИ подключены к соответствующим входа формирова-. теля адреса, выход которого соединен с информационным входом блока буфернрй памяти, один выход формирователя сигналов подключен к второму входу счетчика байтов, выход которого через элемент совпадения под-. ключен к в.торому входу элемента И, выход которого соединен с вторым входом элемента ИЛИ., выход которого подключен к входу формирователя сигналов. . На чертеже изображена блок-схема устройства. Устройство содержит с первого по третий элементы ИЛИ 1-3, первый и второй элементы 4 и 5 задержки, формирователь 6 адреса, счетчик 7 байтов, формирователь 8 импульсов, элемент И 9, регистр 10 состояния, блок 11 буферной памяти, элемент 12 совпадения, блок 13 сопряжения с печатью, форми:рс ватель 14 сигналов. УстррйсИтво работает в два цикла. В первом цикле происходит загрузка в блок 11 части выводимой информации, объем .которой определяется его емкостью. Вывод информации про- / цессором.осуществляется стандартными циклами обращения к каналу обмена. Каждый байт сопровождается управляюиим сигналом Вывод, который пос1 . ле дешифрации поступает на вход Зсшись-считывание блока 11 и формирователя 8 импульсов. К началу цикла формирователь 6 адреса устанавливает на адресных входах блока 11 нулевой адрес. На выходе формирователя 14 отсутствуют сигналы Печать и Пауза, на выходе счетчика 7 - ноль, на выходе регистра 10 - сигнал запроса. По первому сигнгшу Вывод от процессора происходит запись первого байта вывоДИМОЙ информации в блок 11 по нулевому адресу и сра15атьтается регистр 10. Сигнал, сформированный формирователем 3 по заднему фронту сигна ла Вывод, увеличит на единицу содержимое счетчика 7и через элемент ИЛИ 1 содержимое формировате41я 6. По следующемусигналу Вывод очередной байт информации записывается . по очередному адресу. Цикл записи кончается, когда в течение времени задержки элемента 4 не приходит очередной сигнал,Вывод. Время задержки элементов 4 и 5 выбирается немного больше периода следования сигналов Вывод и Пауза соответственно. Сигнал с элемента, 4 через элемен ИЛИ 2 сбрасывает формирователь $, т.е. устанавливает на его. выходе нулевой адрес и через элемент ИЛИ запускает формирователь 14 с его выхода. Сигнал .Печать включает блок 13 и ЭМП печатает первый байт информации. Этот же сигнал поступае на. вход Минус счетчика 7 и уменьш ет его Содержимое на единицу. После сигнала Печать формирователь -14 вырабатывает сигнал Пауза. Этот сигнал через элемент ИЛИ 1 поступает наВХОД Плюс формирователя 6, устанавливая следующий адрес на ад реСном входе блока 11, а также чере элемент И 9 и элемент ИЛИ вновь .запускает формирователь 14 и происходит печать очередного байта. Разрешающий сигнал от элемента совпадения поступает на вход элемента И 9 постоянно до окончания распечат ки, .находящейся в блоке 11 информации, т.е. до установления в счетчике 7-нулевого значения, что означает окончание цикла печати. После окончания печати выведенной части информации элемент 5 за- держки по последнему сигнйэту Пауза формирует импульс, по которому ре- ; гистр 10 взводится и в зависимости от выбранного режима работа выстав-; ляет флаг на седьмой разряд шины данные адрес .канч1ла обмена (для программных операций -с опр.осом флага } или запускается схе.м,а прерывания устройства управления (не показана). Этим же импульсом сбрасывается формирователь 6. Далеецикл . загрузки и печати очередной части выводимой информации повторяются. Счетчик 7 байт информации, позволит устройству работать, когда на печать выводится переменное- количество информации, объем которой может быть меньше объема блока буферной памяти. Устройство имеет высокий коэффи- , циент использования оборудования, достигаемый тем, что в случае обмена данными процессорами с устройством ввода-вывода посредством программных операций с опросом флага или при выполнении программы обслуживания с использованием средств прерывания, можно сократить количество опросов и прерываний в число раз, . прямо пропорциональное емкости буферного ОЗУ. Лредлагаемое устройство позволит увеличить скорость, выполнения процессором всей программы за счет сокращения времени, затрачиваемого им на вывод данных на печать (из расчета 99,9 с кВайт информации).

УСТРОЙСТВО ДЛЯ .ВЫВОДА ИНФОРМАЦИИ содержащее регистр, первый вход которого является управляющим входом устройства, а выход - управляющим выходом устройства., формирователь сигналов, один выход которого подсоединен.к управляющему входу блока сопряжения с печатью, выход которого является соответствующим информационным выходом устройства, отличающееся . тем, что, с целью повышения быстродейстйия « устройства, в него введены с первого по третий элементы ИЛИ, первый и второй элементы задержки, форми- , рователи импульсов и адреса, байтов, элемент совпадения; блок буферной памяти и элемент И, управляющие входы блока буферной памяти, входы формирователя импульсов и первого элемента задержки являются управляющим входом устройства, выход формирователя импульсов соединен с; первыми.входами первого эле-, мента ИЛИ и счетчика байтов, выход первого элемента задержки соединен с первыми входами второго и третьего элементов ИЛИ, информационные входы блока памяти являются соответствующими информационными, входами .устройства, а выходы подключены к соответствующим входам блока сопряжения с печатью, другой выход формирователя сигналов соединен с перi вым входом элемента И, с вторым входом первого элемента ИЛИ и.через (Л второй элемент задержки с вторыми входами регистра и второго элемента ИЛИ, выход которого и выход первого элемента ИЛИ подключены к соответствующим входам формирователя адреса, выход которого соединен с информационным входом блока буферной памяти, один выход формирователя сигналов подключен к второму входу 4 счетчика байтов, выход которого 00 О через элемент совпадения подютючен к второму входу элемента И , выход которого соединен с вторым входом третьего элемента ИЛИ, выход кото- 00 рого подключен к пхояу формирователя сигналов.