Устройство для отображения графической информации на экране растрового дисплея Советский патент 1987 года по МПК G06F3/153 

1363179

ла по времени со считыванием из бло- блок 4 до окончания считывания из ка 4 оперативной памяти, то осутцест- блока и формирователь 5. 1 з.п. ф-лы, вляется задержка записи из ЭВМ в 8 ил.

1

Изобретение относится к вычислительной технике и может быть использовано в устройствах отображения информации с растровой разверткой.

Цель изобретения - повышение надежности устройства путем устранения искажений изобретения в моменты перезаписи информации,

Иа фиг, представлена схема предлагаемого устройства; на фиг,2 - функциональная схема блока управления; на фиГоЗ. - функциональная схема блока сопряжения; на фиг.4 - принципиальная схема- формирователя видеосигнала; на фиг,5 - временные диаграммы работы блока управления; на фиг.6 - временная диаграмма работы блока сопряжения; на фиг. 7 и 8 - функциональная схема блока буферной сверхоперативной памяти.

Устройство содержит блок I буферной сверхоперативной памяти, первый вход-выход которого является управляющим выходом-входом 2 устройства и соединен с интерфейсом 3 ЭВМ, блок

4оперативной памяти, формирователь

5видеосигнала, блок 6 -управления и блок 7 сопряжения, первый вход которого является информационным входом 8 устройства.

Блок 6 управления содержит D-триг- геры 9-1-2, счетчик 13 и генератор 14, элементы НЕ 15-17, элементы И 18 и 19, элементы И-НЕ 20-23 и дифференцирующую цепочку 24. Блок 7 сопряжения содержит D-триггеры 25-29, дешифратор 30 адреса, шинный формирователь 31, элементы И-НЕ 32-35, элементы НЕ 36 и 37, -элемент И 38.

Формирователь 5 видеосигнала содержит сдвиговый регистр 39; элемент НЕ 40, элементы И-НЕ 41-44 и сдвиговый регистр 45.

Блок буферной сверхоперативной памяти содержит регистры-счетчики 46- 48, дешифраторы 49-54, элементы И 5564, элементы 2И-ИЛИ 65г70, регистр- счетчик 71, счетчики 72 и 73.

Устройство работает следующим образом.

Весь цикл работы разбит на две чередующиеся фазы: первая фаза - считывание из блока 4 байта графической информации в фор мирователь 5 цидео- сигнала, и вторая фаза - в течение которой разрешен обмен между блоком 4 и ЭВМ (не показана) через блок 1 , Фаза определяется логическим уровнем на первом выходе блока 6 управления О - 2-ая фаза, 1 - 1-ая фаза.

Работа устройства синхронизируется кадровыми и строчными синхроимпульсами контроллера символьного дисплея (не показан) на первый и второй входы 74 и 75 блока 6 управления ,

С приходом кадрового синхроимпульса (вход 75) на пятом выходе 76 блока 6 формируется импульс записи WC, таким образом соответствующий регистр-счетчик блока 1 обнуляется (четвертый выход 77 подключен к сигналу О). Далее с наступлением первой фазы происходит следующее. На выходах 78 и 79 блока 6 вырабатываются сигналы низкого уровня, таким образом младший байт регистра-счетчика через выход 80 подключается к адресному входу блока 4, одновременно

на выходе 81 блока 6 формируется уп

равляющии сигнал считывания, с приходом следующего такта частоты F на выходе 79 блока 6 устанавливается вы- .. сокий потенциал, а на выходе 82 низкий, подключая теперь к входу адреса блока старший байт регистра- счетчика через выход 83, на выходе 81 блока 6 формируется второй управляющий сигнал для блока 4; через некоторое время, необходимое для появления информации на выходе 83 блока 4, на выходе 84 блока 6 формируется сигнал высокого уровня, переводящий

формирователь 5 видеосигнала в режим параллельной записи, импульсом с выхода 85 блока 6 байт информации переписывается с выхода 83 блока 4 в формирователь 5 видеосигнала, импульсы с выхода 86 блока 6 осуществляют сдвиг информа1;ии из формирователя 5 на выход 87 видеосигнала. Таким образом, на первой по счету после кадрового синхроимпульса фазе происходит вывод графической информации из нулевой ячейки блока 4, Импульс счета регистра-счетчика вырабатывается во время второй фазы на шестом выходе 88 блока 6, таким образом в следующей по счету после кадрового синхроимпульса первой фазе осуществляется вывод информации из первой ячейки блока 4 и т.д., т.е. происходит последовательное считывание всех ячеек блока 4 и формирование изображения на всем поле экрана. Во время действия строчного синхроимпульса выходы 88 и 86 блока 6 блокируются и, следовательно, отсутствует сдвиг информации в формирователе 5 и содержимое регистра-счетчика блока 1 не изменяется ..

Запись новой информации в блок 4 из ЭВМ осуществляется следующим образом.

Предварительно в регистр адреса блока 1 через вход-выход 2 записывается из ЭВМ адрес ячейки блока 4, в которую будет производиться запись. При обращении со стороны ЭВМ Дешифратор 30 адреса блока 7 дешифрирует старшие разряды адреса интерфейса 3 ЭВМ и в случае совпадения адреса формирует строб записи на триггеры 25-27; триггеры 25 и 26 запоминают два младших разряда адреса интерфейса 3 ЭВМ, и их выходы используются для задания адреса регистра, триггер 27 формирует сигнал разрешения. В случае, если адрес оказался адресом регистра данных, то при пос,туп- лении сигнала Выв. от интерфейса 3 ЭВМ на входе триггера 28 устанавливается 1 (высокий потенциал), которая записывается в триггер 28 только с началом второй фазы импульсом с второго входа блока 7, вслед за этим на четвертом выходе 89 блока 7 появляется импульс записи, одновременно на шестом выходе 90 блока 7 появляется импульс, который осуществляет чтение регистра данных и запись этих

0

5

0

5

0

данных в блок, т.е. осуществляется сквозная передача байта данных из интерфейса 3 ЭВМ в регистр данных и в блок 4 из регистра данных с выхода 91.. Оканчиваются импульсы на выходах 89 и 90 блока 7 при переходе к иер- вой фазе работы (низкий потенциал на втором входе 92 блока 7). Триггер 28 сбрасывается в О и взводит триггер 29, формирующий через щинный формирователь 31 сигнал подтверждения приема СИП для интерфейса 3 ЭВМ. По окончании сигнала Выв. схема устанавливается в исходное состояние.

При чтении информации из блока 4 в ЭВМ дешифрация адреса происходит аналогично записи. При поступлении сигнала Вв. интерфейса 3 ЭВМ (адрес на выходе 93 блока 7 указывает адрес регистра данных) сигналом с выхода 92 блока 7 выход 2 переводится в режим вывода на интерфейс 3 ЭВМ содержимого регистра данных: на входе триггера 28 устанавливается 1, которая записывается в триггер 28 только при наступлении второй фазы импульсом с первого выхода 94 блока 6, после чего формируется сигнал на выходе 95 блока 7, который осуществляет запись информации в регистр данных через выход 91, блок 4 в это время осуществляет операцию чтения, так как сигнала записи (т.е. нулбво- 5 го потенциала) в это время нет.

Сигнал на выходе 95 блока 7 оканчивается с началом первой фазы, в результате чего в регистр данных через выход 91 оказываются записанными данные, считанные из блока 4. .С началом первой фазы триггер 28 сбрасывается в О и взводит триггер 29, который вырабатывает сигнал СИП интерфейсу 3 ЭВМ для приема данных,- по окончании сигнала Вв. сбрасывается триггер 29, кончается импульс чтения на выходе 92 блока 7 и схема устанавливается в исходное состояние.

Формирование адреса блока 4 во второй фазе происходит аналогично первой фазе, только в первой фазе низким потенциалом с выхода 78 блока 6 к выходам 80 и 96 подключается регистр-счетчик, а во второй фазе высоким лотенциалом с выхода 78 блока 6 подключается регистр адреса блока 1.

Обращения со стороны интерфейса 3 ЭВМ к другим регистрам блока 1 (регистр адреса, регистр управления)

0

5

0

5

осуществляется аналог ично обращению к регистру данных, только в этом случае сигналы управления на выходе 9I (т.е. сигналы на выходах 95 и 90 блока 7) не вырабатываются.

Блок 4 в каждой первой фазе работы устройства осуществляет чтение И11формации на магистраль данных, причем адрес формируется регистром- счетчиком блока, а так как за цикл формирования полного изображения на экране дисплея происходит считывание информации из в сех ячеек блока 4, то возможно использование динамической памяти в качестве блока 4, и специальных устройств для регенерации не требуется.

Во второй фазе также всегда происходит чтение информации из блока 4 на Магистраль данных (адрес для-блока 4 формируется регистром адреса блока 1), кроме случая, когда есть обращение по записи со стороны интерфейса 3 ЭВМ, тогда в очередной второй фазе происходит запись в блок 4.

Регистр управления содержит два бита управления формированием видеосигнала, который подается на его информационный вход 97. С его помощью можно задать четыре режима работы формирователя 5 видеосигнала: вывод символьной информации, вывод графической информации, вывод символьной и графической информации одновременно, блокировка вывода информации.

Повьшение точности синхронизации ввода-вывода графической информации из блока 4 в ЭВМ улучшает эргономические качества дисплея, так как отсутствует кратковременный срыв всего изображения или его части на экране дисплея при обращения к блоку 4 со стороны ЭВМ.

Формула изобрете ния

1. Устройство для отображения графической информации на экране растрового дисплея, содержащее блок управления , первый и второй управляющие входы которого являются входами строчных и кадровых синхроимпульсов устройства соответственно, формирователь видеосигнала, информационный вход которого является видеовходом устройства, а выход - выходом видеосигнала устройства, блок оперативной памяти и блок сопряжения, информационный вход которого является информационным входом устройства, отличающееся тем, что, с целью

повышения надежности устройства путем устранения искажения изображения в моменты перезаписи информации, оно дополнительно содержит блок -буферной сверхоперативной памяти, первьгй выход которого является управляющим выходом устройства, второй и третий выходы соединены с адресным входом блока оперативной памяти, четверть выход - с первым управляющим входом

формирователя видеосигнала, пятый выход - с информационными входами блока оперативной памяти и формирователя видеосигнала, шестой выход является входом установки в О устройства, первый, второй, третий и четвертый выходы блока сопряжения соединены соответственно с первыми адресным входом, входом чтения, входом разрещения и входом записи блока

буферной сверхоперативной памяти, первый выход блока управления соединён с управляющим входом блока сопряжения, второй и третий выходы - с вторым и третьим входами разрешения

блока буферной сверхоперативной памяти, четвертый выход - с вторым и третьим адресными входами блока сверхоперативной памяти, вторые входы записи и чтения которого соединены с пятым и шестым выходами блока сопряжения, пятый и щестой выходы блока управления соединены соответственно с третьим входом записи и счетным входом блока буферной сверхопера тивной памяти, седьмой выход блока управления подключен к входу управления считыванием блока оперативной памяти, вход управления записи которого подключен к шестому выходу блока сопряжения, с восьмого по одиннадцатый выходы блока управления соединены соответственно с тактовым входом, входом сдвига, управляющим входом и входом блокировки фор шpoвaтeля видеосигнала.

2. Устройство по п.1, отличающее ся тем, что блок управления содержит первый элемент НЕ, вход которого является первым управляющим входом блока, выход которого соединен с С-входом первого и R-BXO- дами первого и второго D-триггеров, инверсный выход первого D-триггера соединен со своим R-входом, С-входом

второго D-триггера, входом сброса пер- I вого источника и входом генератора, первый выход которого соединен со счетным входом счетчика, а второй выход является девятым выходом блока и соединен с С-входом третьего D-триггера и первым входом первого элемента И, второй вход которого соединен с выходом второго D-триггера и пер- вым входом первого элемента И-НЕ, выход которого является шестым выходом блока, восьмым выходом которого является выход первого элемента И, выходы третьего D-триггера являются соответственно третьим и вторым выводами блока, D-вход третьего D- триггера соединен с инверсным выходом четвёртого D-триггера, соединенным с вторым входом первого элемента И-НЕ, третий вход которого подключен к выходу второго элемента НЕ, который является четвертым выходом блока десятым выходом которого является выход второго элемента И, первые входы вторых элементов И и НЕ соединены с первым выходом счетчика, который является первым выходом блока, второй вход второго элемента И соединен с входом третьего элемента НЕ, D-ВХОДОМ четвертого D-триггера и вторым выходом счетчика, третий выход которого подключен к третьему входу второго элемента И и С-входу четвертого D-триггера, прямой выход которого и выход третьего элемента НЕ являются седьмым выходом блока, второй элемент И-НЕ, первый вход которого является вторым управляющим входом блока, второй вход является входом сброса блока и соединен с первым входом третьего элемента И-НЕ, второй вход которого соединен с первым входом четвертого элемента И-НЕ и выходом второго элемента И-НЕ, который является одиннадцатым выходом блока, выход третьего элемента И-НЕ через ди(|)ференцируюш,ую цепочку соединен с вторым входом четвертого элемента И-НЕ, выход которого является пятым выходом блока.

Изобретение относится к вычислительной технике и может быть использовано в устройствах отображения информации с растровой разверткой, изобретения - повьшение надежности устройства путем устранения искажений изображения в моменты записи информации - достигается введением блока 1 буферной сверхоперативной памяти и соответствующих функциональных связей. В предлагаемом устройстве считывание графической информации из блока 4 оперативной памяти в формирователь 5 видеосигнала происходит постоянно, если запись из ЭВМ совпаi (Л со а оо со

JBxCCU

Вх2КСИ

/4

Вых. t

Фи.З

ВшЗ

Вх.5

ВхЛ

фиг. If

1363179

ЕСВмл A8JмлAB млRBмл

DB..JJ J3BcT

Редактор Т.Парфенова

Составитель И.Загинайко

Техред Л.Олийнык Корректор М.Пожо

Заказ 6362/39Тираж 671Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Вмл

Фие.З