Устройство измерения сдвига фазы сигнала Советский патент 1983 года по МПК G01R25/00 

4; :л

сд | Изобретение относится к измерител ной технике, предназначено для измерения сдвига фазы сигнала относитель но опорного и может быть использовано в радионавигационной, радиолокационной аппаратуре, в аппаратуре цен рализованного контроля параметров и управления. Известно устройство измерения сдв га фазы сигнала, содержащее два формирователя начала и конца временного интервала, пропорционального измеряемому фазовому сдвигу/ срабатывающих по положительному фронту подаваемых сигналов,триггер с входами установки в сЬстояние О и 1, устанавливаемый в состояние 1 на время указанного временного интервала, схему совпадения, пропускающую счетные импульсы во время этого временного интервала, и счетчик, подсчитываюгдий количество счетных импульсов, прошед ших за этот временный интервал. Выxoд) формирователей подключены к источникам опорного и принятого сигна-ла, их выходы - к входам установки триггера в состояние О и 1, к входам схемы совпадения подключены единичное плечо триггера и выход источника счетных импульсов, выход схе мы совпадения подключен, к входу счет .чика С 1 . Недостатком данного устройства является низкая точность измерения, обусловленная тем, что -все сосгавляющие ошибки временного положения фронтов указанных сигналов полностью входят в погрешность измерения. Наиболее близкимк предлагаемому по технической сущности является , устройство, содержащее первый и второй формирователи, преобразующие измеряемое и опорное напряжение в прямоугольные импульсы, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, триггер с вxoдa ФI устано ки в О и 1, соединенным с выходами формирователей, первый и второй элементы И, подключенные выходами к блоку отсчета 2j. Недостатком известного устройства является низкая точность измерения, особенно в области 180° сдвига фазы. Цель изобретения повышение точ ности. Указанная цель достигается тем, что в устройство измерения сдвига фазы сигнала, содержащее первый и второй формирователи, триггер, блок отсчета и первый и второй элементы И выходы которых подключены к блоку отсчета, а выход второго формировате ля подключен к входу триггера, ввейе ны инвертор, дополнительный триггер и третий элемент И, при этом вход установки в дополнительного триг гера подключен к входу установки в 1 триггера, вход инвертора и один из входов третьего элемента И подклю чены к выходу первого формирователя, а выход инвертора - к входу установки в О триггера, прямой выход которого подключен к входу, второго элемента И, второй вход третьего элемен-таИ подключен к инверсному выходу триггера, а выход третьего элемента И - к входу установки в О дополнительного триггера, выход которого подключен к входу первого элемента И Hci чертеже представлена структурная схема предлагаемого устройства. Устройство содержит первый 1 и второй 2 формирователи, дополнительный триггер 3 и триггер 4, первый 5, второй 6 и третий 7 элементы И, инвертор 8 и блок 9 отсчета, причем входы установки триггеров 3. и 4 в 1 подключены к выходу второго формирователя 2. Вход установки в О триггера А подключен через инвертор 8 к выходу формирователя 1 и первому входу третьего элемента И 7, выход которого подключен к входу установки в О дополнительного триггера 3 Второй вход третьего элемента И 7 подключен к инверсному выходу триггера 4, Пряг-тые выходы триггеров 3 и 4 подключены к первым входам первого и второго элементов И 5 и 6 соответственно, к вторым входам которых подключен источник счетных импульсов Выходы элементов И 5 и 6 подключены к блоку 9 отсчета сдвига фазы в циф- . ровой форме, который выполнен в виде суммирующего счетчика Устройство работает следующим образом. Сигнал с выхода второго формирователя. 2 одновременно устанавливает в единичное состояние триггеры 3 и 4 в момент времени, соответствующий нулевому значению фазы опорного напряжения. В момент времени, соответствующий нулевому значению фазы принятого сигнала, на выходе первого формирователя 1 появляется сигнал, который устанавливает триггер 4 в состояние О. Этим заканчивается формируемый триггером 4 временной интервал, пропорциональный фазовому сдвигу принятого сигнала относительно опорного В момент времени, соответствующий значению фазы принимаемого, сигнала 180, сигнал на выходе первого формнровател.я 1 принимает значение О и поступает на первый вход третьего элемента И 7. В этом случае, когда на втором входе элемента И 7 присутствует единичный потенциал, на его выходе происходит изменение логического уровня сигнала с единичного значения на нулевое. Этим сигналом дополнительный триггер 3 устанавливается в состояние О, и заканчивается формирование временного интервала,, щ :ительность которого пропорциональна фазовому сдвигу принятого сигнала сдвинутого на 180° относительно опорного.

Так как третий элемент И 7 пропускает на выход перепад сигнала только при наличии сигнала с инверсного выхода триггера-4, то временной интервал, задаваемый состоянием 1 сигнала на прямом выходе дополнительного триггера 3, заканчивается только после окончания временного интервала, задаваемого сигналом с уров нем 1 триггера 4. Таким образом, продолжительность временного интервала, задаваемого сигналом дополнительного триггера 3, пропорциональна сумме фиксированного фазового сдвига 180 и измеряемого фазового сдвига принятого сигнала относительно опорного На выходе элементов И 5 и б счетные импульсы проходят при наличии сигналов с уровнем 1 на их первых входах. Таким образом, количество импульсов, прошедших на выход элементов и 5 и б пропорционально продолжительности временных интвервалов, в течение которых триггеры 4 и 3 находятся в состоянии 1, Суммарное количество этих импульсов пропорционально сумме фиксированного фазового сдвига 180 и удвоенному значению измеряемого фазового сдвига принятого сигнала относительно опорного.

Счетные импульсы с выходов элемен,т6в И 5 и б поступают на входы блока 9 отсчета сдвига фазы, представляющего собой суммирующий счетчик, который подсчитывает суммарное количество импульсов, поступивших на его ВХОДЫ. Он не имеет существенных особенностей. При его реализации необходимо, чтобы счетные импульсы, проходящие через элементы И 5 и б, либо

были сдвинуты одни относительно другого во временн, либо подавались бы на первый младший разряд суммирующего счетчика при их разновременном приходе и на второй разряд при их совпадении во времени, что эквиваленно их сложению.

Результат измерения сдвига фазы сигнала относительно опорного пропорционален сумме двух временных интервалов, начинающихся одновременно, один из которых, формируемый триггером 4, заканчивается по положительному, а другой, формируемый триггером 3, по отрицательному фронту принятого сигнала. Поэтому ошибки временного положения фронтов как принятого сигнала, вызванные смещением нулевого уровня этих сигналов при неидеальном симметричном двустороннем ограничении или смещении их относительно нулевого уровня, .взаимно компенсируются при любых значениях фазовых сдвигов между сигналом и опорой, в том числе и з районе 180. Необходимо отметить, что неравенство полупериодов опорного напряжения может возникнуть не только из-за смещения нулевого уровня; сигнала при его предельном ограничении, но и при цифрово;.5 метсде синтеза опорного сигнала.

Таким образом, в предлагаемом устройстве оба указанных выше временных интервала начинаются одновременно и второй интервал может эакончитьн .только после окончания первого. За счет этого исключаются ошибки неоднозначности, свойственные известнылм устройствам, а также компенсируются ошибки временного положения

фронтов опорного и принимаемого сигналов во всем диапазоне измеряемых фазовых сдвигов

УСТРОЙСТВО ИЗМЕРЕНИЯ СДВИГА ФАЗЫ СИГНАЛА, содержащее первый и второй формирователи, триггер, блок отсчета и первый и второй элементы И, выходы KOTOfbjx подключены к блоку отсчета, а выход второго формирователя подключен к входу триггера, о т л и.чающееся тем, что, с целью повЕлиения точности, в него введены инвертор, дополнительный триггер и третий элемент И, при этом вход установки в 1 дополнительного триггера подключен к входу установки в 1 триггера, вход инвертора и один из входов третьего элемента И подключены к выходу первого формирователя, а выход инвертора к входу установки в О триггера, прямой выход которого подключен к входу второго элемента И, второй вход третьего элемента И подключен к инверсному выходу триггера, а выход третьего элемента И - к входу установки в О дополнительного триггера, выход кото™ рого подключен к входу первого эле- «g :мента И