Функциональный преобразователь Советский патент 1983 года по МПК G06F1/02 

Изобретение относится к аналоговы вычислительным машинам и может быть использовано в аналоговых и гибридны вычислительных комплексах. Известен функциональный преобразователь, содержащий цифроаналоговые преобразователи, аналоговые сумматор усилители и умножители. . Недостаток данного преобразовател сложность, . Наиболее близким к предлагаемому по технической сущности является уст ройство, содержащее последовательно соединенные аналого-цифровой Преобра зователь (АЦП) , .запоминающе.е устройство (ЗУ ) и цифроаналоговый преобразователь (ЦАП), примем вход устройства соединен с входом АЦП, выход ус ройства соединен с выходом ЦАП 2j . Недостатком известного устройства является сложность, обусловленная большой информационной емкостью ЗУ. При воспроизведении функциональной зависимости (X) (входная и выходная аналоговые переменные определены на интервалах. Со ; ); Vj соответственно) необходимое число адресо ЗУ определяют по формуле Хт XuXrDin где i гтип минимальный шаг аппрокси мации, который можно определить по формуле Sa Yrr, & inin 100/Fi/jT,oix где Вд допустимая погрешность аппр ксимации функции Y, ; / x/max максимальное значение модул производной функции Y на ин тервале определения X. Учитывая (2), получают lOOXmjLFx/fnoix V 8а т Необходимую разрядность ячеек бло ка памяти П определяют из соотноше2y °32l7Информационная емкость ЗУ Р определяется по формуле . Р ,.tZy . (5) Учитывая (3), получают p..n (6) , bo.- Yrn У Следовательно, информационная емкость блока памяти прямо пропорциональна максимальному значению модуля производ(.1ой воспроизводимой функции. Например, при воспроизведении функции (X) 102x- ПDи Х.У.10Ь: SfM Г ,1 ее производная определяется выражением F/(Х)3 1 Х, Модуль производной функции Y принимает максимальное значение при ... т.е. f I 71П /Fl/mqr . Используя выражение f4), определяют необходимую разрядность ячеек памяти блока памяти 1, 10. Информационная емкость блока памяти функционального преобразователя Р 30000 бит. Если информационную емкостъ ЗУ реализовать на микросхемах серии КЗООРУ Ю, имеющих структуру 256 ячеек на 1 разряд, то величина Р будет соответствовать .12x10 корпусов. Цель изобретения - сокращение . марных аппаратурных затрат путем уменьшения объема блока памяти. Поставленная ц.ель достигается тем, что .функциональный преобразователь, содержащий аналого-цифровой преобразoв,ateль, блок памяти и цифроаналоговый преобразователь,.причем вход аналого-цифрового преобразователя соединен с входом преобразователя, выход которого со.единен с выходом цифроаналогового преобразователя, содержит m регистров, m схем сравнения, где (т+1) - количество участков аппроксимации, и дешифратор, причем блок памяти содержит (гт1+1) запоминающих устройств, управляющие входы которых соединены с соответствующими выходами дешифратора, выходы запоминающих устройств соединены с входом цифроаналогового преобразователя, адресные входы |-го запоминающего устройства (, 2, ..., т+1) соединены соответственно с выходами с первого по (п-|+1)-й разрядов аналого-цифрового преобразователя, где п - разрядность аргумента, .выход всех разрядов аналого-цифрового преобразователя соединен с первыми входами схем сравнения, вторые входы которых соединены с выходами соответствующих регистров, выходы схем сравнения соединены с соответствующими входами дешифратора. На чертеже представлена блок-схема преобразователя. Функциональный преобразователь содержит АЦП 1, блок 2 памяти, ЦАП 3, вход 4 и выход 5 преобразователя, схемы ) сравнения, информационный

ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий аналого-цифровой преобразователь,блок памяти и цифроаналогоЁый преобразователь, причем вход аналого-цифрового преобразова- . теля соединен с входом преобразователя, выход которого Соединен с выходом цифроаналогового преобразователя, отличающийся тем, что. с целью сокращения суммарных аппаратурных затрат путем уменьшения объема блока памяти, он содержит m регистров, m схем сравнения, где (т +1) - количество участков аппроксимации, и дешифратор, причем блок памяти содержит (т +1) запоминающих устройств, управляющие входы которых соединены с соответствующими выходами дешифратора, выходы запоминающих устройств соединены с входом цифроаналогового преобразователя, адресные входы i-ro запоминающего устройства (, 2, ..., m+l) соединемы соответственно fвыходами с 1-го по (п-1+1)-й разрядов аналого-цифi рового преобразователя, где п - раз(/) рядность аргумента, выход всех.разря-дов аналого-цифрового преобразователя соединен с первыми входами схем сравнения-, вторые входы которых соединены с выходами соответствующих регистров, выходы схем сравнения соединены с соответствующими входами дешифратора.