Устройство синтеза частот Советский патент 1983 года по МПК H03L7/18 

1 Изобретение относится к радиотех нике и может быть использовано в системах радиосвязи в качестве гете родина в радиоприемных yqTportcTBax. Известно устройство синтеза частот/содержащее синтезатор частоты и дополнительное кольцо автоподстройки частоты, всостав которого входят перестраиваемый генератор фазовый детектор, фильтр нижних частот, а также кодирующий блок Cl Однако известное устройство синтеза частот характеризуется недоста точной спектральной чистотой выходных колебаний. Наиболее близким к предлагаемому является устройство синтеза частот, содержащее последовательно соединенные опорный генератор, синтезатор частот, смеситель, полосовой фильтр и формирователь имп льсных сигналов, а также последователь соединенные ключ, интегратор и упра ляемый генератор, выход которого подключен к другому входу смесителя, и блок управления, выход которого соединен с управляющим входом синтезатора частот 2 j . . Однако устройство синтеза частот обладает недостаточной фильтрацией фазовых шумов и паразитных частотHbix составляющих, а также нелинейностью переходного процесса при смене рабочих частот. Цель изобретения - повышение чистоты спектра и линейности перестройки при смене частоты. Поставленная цель достигается тем, что в устройстве синтеза частот содержащем последовательно соединенные опорный генератор, синтезатор частот, смеситель, полосовой фильтр и формирователь импульсных сигналов, а Также последовательно соединенные ключ, интегратор и управляемый генератор, выход которого подключен к др другому входу смесителя, и блок управления, выход которого соединен с управляющим входом синтезатора частот, между выходом формирователя импульсных сигналов и первым входом ключа введены последовательно соединенные временной селектор, счетчик импульсов, первый цифровой компаратор, регистр памяти и цифроаналоговы преобразователь, а также введены синхронизатор, элемент ИЛИ, второй цифровой компаратор и формирователь 42 кодов, первая и вторая группы выходов которого соединены, соответст- венно с опорными входами первого и второго цифровых компараторов, входы второго цифрового компаратора объединены с соответствующими входами первого цифрового компаратора и подключены к выходам счетчика импульсов, второй выход регистра памяти соединен с другим входом цифроаналогового преобразователя, выход второго цифрового компаратора подключен к другому входу регистра памяти, первый и второй выходы которого подключены также к первому и второму входам элемента ИЛИ, выход которого соединен с другим входом ключа, другой выход опорного генератора подключен к входу синхронизатора, первый, второй и третий выходы которого подключены соответственно к второму входу временного селектора, к входу установки счетчика импульсов и к тактовому входу регистра памяти. На чертеже представлена структурная электрическая схема предлагаемого устройства. Устройство синтеза частот содержит блок 1 управления, синтезатор 2 частот, опорный генератор 3, смеситель k, полосоШй фильтр 5, формирователь 6 импульсных сигналов, временной селектор 7, синхронизатор 8, счетчик 9 импульсов, первый цифровой компаратор 10, второй цифровой компаратор 11, формирователь 12 кодов, регистр 13 памяти цифроаналоговый преобразователь Н, ключ 15, элемент ИЛИ 16, интегратор 17, управляемый генератор 18. Устройство синтеза qacTOT рабс-тает следующим образом. В блоке 1 управления вырабатываются команды для дискретной перестройки синтезатора 2 частот. Опорный генератор 3 формирует общие опорные колебания для синтезатора 2 частот и синхронизатора 8. Сигналы с выхода синтезатора 2 частот подаются на смеситель , на второй вход которого поступают сигналы с выхода управляемого генератора 18, Сигналы разностной частоты выделяются полосовым фильтром 5 и преобразуются в формирователе 6 импульсных сигналов в последовательности импульсов. Во временном селекторе 7 формируются пачки импульсов, длительность пачки определяется длительностью стробирующих импульсов, поступающих на второй вход временного селектора 7 из синхронизатора 8. Число импульсов в пачке, пропорционально среднему значению разностной частоты за время действия строби рующего импульса, подсчитывается счетчиком 9 импульсов, исходное состояние которого устанавливается при помощи сигнала с соответствующего выхода синхронизатора 8, Число разрядов c4eT4itKa 9 импульсов определяется заданной точностью установки выходной частоты. Если смена рабочей частоты происх дит при закрытом временном селекторе 7, то паразитные процессы, связанные с перестройкой частоты синтезатора 2 частот, полностью подавляются. Когда смена рабочей частоты происходит при открытом временном селек торе 7 число импульсов в пачке Зависит от интервала времени, в течени которого длительность стробирующего импульса и длительность процесса смены частот перекрываются. Поскольку длительность стробирующего импуль са больше длительности процесса сме;ны частот, счетчик 9 импульсов ока зываетусредняющее действие. Сигналы с разрядов счетчика 9 импульсов поступают на первые входы первого и второго цифровых компараторов 10 и 11, на опорные входы которых подаются опорные коды пороговых уровней с формирователя 12 крдов. В цифровых компараторах 10 и 11 сравнивается код В числа импульсов в пачках с пороговыми кодами Л и 8 результате на выходе первого цифрового компаратора 10 формируется команда логической единицы при В А . и логического нуля при В А, а на вы:ходе второго цифрового компаратора 11 - команда логического нуля при В А, и логической единицы при В 7 АгЛогические уровни с выходов цифровых компараторов 10 и 11 записываются в двухразрядном регистре 13 памяти, управление которым осуществляется тактовыми импульсами, поступающими с синхронизатора 8. Каждый тактовый . импульс приводит к стиранию прежней записи и появлению новой. Так как информация с регистра 13 памяти задерживается на один такт, это позволяет формировать управляющий сигнал для перестройки управляемого генератора 18 независимо от характера изменения частоты на выходе синдезатора 2 частот. Для того, чтобы повысить линейность перестройки управляемого генератора 18, необходимо сформировать управляющий сигнал в виде линейного изменяющегося напряжения . В зависимости от команд,поступающих с регистра 13 памяти, напряжение на выходе цифроаналогового преобразователя k принимает значения + Е, О, -Е и через ключ 15 подается на вход интегратора 17, в котором формируется требуемый вид управляющего напряжения. Скорость изменения частоты управляемого генератора 18 может регулироваться путем подбора постоянной времени интегратора -17 или изменением значения номинала напряжения Е на выходе цифроаналогового преобразователя I. При команде с выхода регистра 13 памяти, соответствующей нулевому значению напряжения на выходе цифроаналогового преобразователя I, ключ 15 Р9змыкает9я под действием сигнала с выхода элемента ИЛИ. В этом случае интегратор 17 работает в режиме Память1 и фазовый шум и паразитные спектральные составляющие синтезатора частот 2 не оказывают влияния на чистоту спектра выходных колебаний.

УСТРОЙСТВО СИНТЕЗА ЧАСТОТ, содержащее последовательно соединенные опорный генератор, синтезатор частот, смеситель, полосовой фильтр и формирователь импульсных сигналов, а также последовательно соединенные ключ, интегратори управляемый генератор, выход которого подключен к другому входу смесителя, и блок управления, выход которого соединен с управляющим входом синтезатора частот, о т л и ч ю щ е е с я тем, что, с целью повышения чистоты спектра и линейности перестройки при смене частоты, между выходом формирователя импульсных сигналов и первым входом ключа введены последо- вательно соединенные временной селеК тор, счетчик импульсов, первый цифровой компаратор, регистр памяти и цифроаналоговый преобразователь, а также введены синхронизатор, элемент ИЛИ, второй цифровой компаратор и формирователь кодов, первая и вторая группы выходов которого соединены соответственно с опорными входами . первого и второго цифровых компараторов, входы второго цифрового компаратора объединены с соответствующими входами первого цифрового компа. ратора и подключены к выходами счеТ; чика импульсов, второй выход регистра памяти соединен с другим входом цифроаналогового преобразователя, г выход второго цифрового компаратора подключен к другому входу регистра памяти, первый и второй выходы которого подключены также к первому и второму входам элемента ИЛИ, выход которого соединен с другим входом ключа, другой выход опорного ьи о генератора подключен к входу синхронизатора, первый, второй и третий 4i выходы которого подключены соответстО) венно к второму входу временного О селектора, к входу установки счетчи ка импульсов и к тактовому входу реГ гистра памяти.