УСТРОЙСТВО ДЛЯ АДАПТИВНОЙ РЕЖЕКЦИИ ПОМЕХ Советский патент 2014 года по МПК G06F15/31 

1. Устройство для адаптивной режекции помех, содержащее сумматор, (M-1) измерителей коэффициента корреляции помехи, (M-1) весовых блоков, перемножитель комплексных величин и M блоков задержки, выходы весовых блоков подключены к соответствующей паре входов сумматора, выходы которого являются выходами устройства, отличающееся тем, что, с целью повышения эффективности режекции пассивных помех, оно дополнительно содержит вычислитель весовых коэффициентов, а также последовательно соединенные делитель, сглаживающий фильтр, блок вычисления полного набега фазы и синусно-косинусный функциональный преобразователь, причем первый и второй выходы перемножителя комплексных величин соединены с соответствующей парой входов сумматора, с первым и вторым входами первого блока задержки и соответственно с первыми и вторыми входами коэффициента корреляции помехи, первые выходы измерителей коэффициента корреляции помехи подключены к соответствующим входам вычислителя весовых коэффициентов, выходы которого соединены с третьими входами соответствующих весовых блоков, выходы K-го блока задержки (K=1, M-1) соединены соответственно с третьим и четвертым входами K-го измерителя коэффициента корреляции помехи и с первым и вторым входами (K+1)-го блока задержки и с первым и вторым входами K-го весового блока, выходы M-го блока задержки соединены с соответствующей парой входов сумматора, второй и третий выходы первого измерителя коэффициента корреляции помехи соединены соответственно с первым и вторым входами делителя, а первый и второй выходы синусно-косинусного функционального преобразователя подключены соответственно к первому и второму входам перемножителя комплексных величин, третий и четвертый входы которого являются входом устройства.

2. Устройство по п.1, отличающееся тем, что измеритель коэффициента корреляции помехи содержит последовательно включенные первый сумматор комплексных величин, первый узел объединения и первый узел усреднения, последовательно включенные фазовращатель, второй сумматор комплексных величин, второй узел объединения и второй узел усреднения, последовательно включенные третий сумматор комплексных величин, третий узел объединения, блок вычисления квадратного корня и делитель, последовательно включенные четвертый узел объединения, третий узел усреднения и перемножитель, а также элемент памяти, причем первый и второй входы первого сумматора комплексных величин соединены соответственно с третьим и четвертым входами второго сумматора комплексных величин и являются первым и вторым входами измерителя коэффициента корреляции помехи, третий и четвертый входы первого сумматора комплексных величин соединены соответственно с первым и вторым входами фазовращателя и первым и вторым входами четвертого узла объединения и являются соответственно третьим и четвертым входами измерителя коэффициента корреляции помехи, выходы первого и второго узлов усреднения соединены соответственно с первым и вторым входами третьего сумматора комплексных величин, третий и четвертый входы которого соединены между собой и подключены к выходу перемножителя и второму входу делителя, выход которого является первым выходом измерителя, выход элемента памяти соединен с другим входом перемножителя, вторым и третьим выходами измерителя коэффициента корреляции помехи соответственно являются первый и второй выходы третьего сумматора комплексных величин.

3. Устройство по п.1, отличающееся тем, что перемножитель комплексных величин содержит два канала, каждый из которых включает первый перемножитель и последовательно включенные второй перемножитель и сумматор, выход первого перемножителя одного канала соединен с другим входом сумматора другого канала, а первым, вторым, третьим и четвертым входами и первым и вторым выходами перемножителя комплексных величин соответственно являются объединенные первые входы первых перемножителей, объединенные первые входы вторых перемножителей, объединенные вторые входы первого и второго перемножителей каждого из каналов и выходы сумматоров каналов.

4. Устройство по п.1, отличающееся тем, что блок вычисления полного набега фазы содержит три сумматора, схему сравнения, элемент НЕ, два ключа, узел задержки и элемент памяти, выход первого сумматора соединен с первыми входами схемы сравнения, первого ключа и второго сумматора, выход элемента памяти соединен с вторыми схемы сравнения и второго сумматора, выход первого ключа соединен с первым входом третьего сумматора, второй вход которого через второй ключ соединен с выходом второго сумматора, выход схемы сравнения соединен с управляющим входом первого ключа и через элементы НЕ - с управляющим входом второго ключа, выход третьего сумматора, являющийся выходом блока вычисления полного набега фазы, через узел задержки соединен с первым входом первого сумматора, второй вход которого является входом блока.