Преобразователь код-мощность Советский патент 1984 года по МПК G05F1/66 H03K13/02 

Изобретение относится к импуль ной технике и может быть использо вано при построении цифровых сист управления технологическими проце сами . Известен преобразователь кодмощность, работа которого основана на периодическом сравнении управляющего напряжения с выходным напряжением генератора пилообразного напряжения и на отпирании управляемого вентиля, включенного последовательно с источником переменного напряжения и нагрузкой на время, в течение которого выходное напряжение генератора пило образного напряжения превышает управляющее напряжение СЩ,Недостатком данного устройства является невысокая стабильность вы ходкого сигнала в зависимости от изменений амплитуды напряжения, питающего нагрузку. Наиболее близким к предлагаемому является преобразователь код-мо ность, содержащий источник перемен ного напряжения, выход которого че рез управляемый вентиль соединен с нагрузкой и через делитель напряжения с входом первого нуль-органа и входом амплитудного детектора, двоичный вычитающий счетчик, установочный вход которого подключен к выходу первого нульоргана и первому управляющему входу управляемого вентиля, блок срав нения кодов, выход которого соединен с вторым управляющим входом управляемого вентиля, а входы - с одноименными выходами двоичного вы читакицего счетчика и выходами регистра памяти, генератор импульсов выход которого подключен к счетном входу двоичного вычитающего счетчи интегратор, выход которого подключен к входу второго нуль-органа, и двоичный суммирующий счетчик t2l. Недостатком известного устройства является невысокая стабильность выходного сигнала при изменении амплитудного значения напряжения, питающего нагрузку, что снижает надежность его работы. Цель изобретения - повышение -надежности. Поставленная цель достигается тем, что.в преобразователь кодмощность, содержащий источник пере менного напряжения, выход которого через управляемый вентиль соеди- , иен с нагрузкой и через делитель напряжения - с входом первого нуль органа и входом амплитудного детектора, двоичный вычитающий счетчик, установочный вход которого подключен-к выходу первого нуль-ор гана и первому управляющему входу управляемого вентиля, блок сравнения кодов, выход которого соединен с вторым управляющим входом управляемого вентиля, а входы - с одноименными выходами двоичного вычитающего счетчика и выходами регистра памяти, генератор импульсов, выход которого подключен к счетному входу двоичного вычитающего счетчика, интегратор, выход которого подключен к входу второго нульоргана, и двоичный суммирующий счетчик, введены квадратор напряжения, два ключа, источник опорного напряжения, делитель частоты, матрица памяти, элемент И, два IJ.Sтриггера и преобразователь код-ин-тервал времени, выход которого подключен к S-входу первого триггера, R-входу второго триггера и установочному входу двоичного суммирующего счетчика, счетный вход преобразователя код-интервал времени подключен к первому входу элемента И и к второму выходу генератора импульсов, а синхронизирующий вход подключен к синхронизирующему входу регистра памяти,, 3 -входу второго триггера и к выходу делителя частоты, вход которого соединен с выходом первого нуль-органа, причем выход амплитудного детектора через соединенные последовательно квадратор напряжения и первый ключ соединен с первым входом интегратора, второй вход которого через второй ключ соединен с выходом источника опорного напряжения, при этом управляющий вход первого ключа соединен с выходом второго триггера, а управляющий вход второго ключа - с выходом первого триггера и с вторым входом элемента И, выход которого соединен со счетным входом двоичного -суммирующего счетчика, выходы которого соединены с адресными входами матрицы памяти, выходы которой подключены к одноименным входам регистра памяти, выход второго нуль-органа подключен к с-входу первого триггера. На чертеже приведена функциона тьная схема преобразователя код-мощность. Преобразователь код-мощность содержит источник 1 переменного напряжения, соединенный с управляемым вентилем 2, выход которого подключен к нагрузке 3, делитель 4 напряжения, вход которого соединен с источником 1 переменного напрйжения, а быход - с нуль-органом 5 и с амплитудным детектором 6, двоичный вычитающий счетчик 7, соединен- . ный с входами блока 8 сравнения кодов , другие входы которого подключены к выходам регистра 9 памяти, .генератор 10 импульсов, интегратор .11, выход которого подключен к вхо ду нуль-органа 12, двоичный суммирующий счетчик 13, выходы- которого соединены с входами матрицы 14 пам ти, квадратор 15 напряжения, ключи 16 и 17, источник 18 опорного напряжения, преобразователь 19 код-интервал времени, выход которого соединен с соответствующими входами K.S-триггеров 20 и 21, элемент И 22 и делитель 23 частоты. Преобразователь работает следующим образом. С выхода источника 1 переменног напряжения снимается напряжение Uu-t) UtS где U( и Т(. - значение ампдитуды и периода напряжения Ыд (-1 ). Это напряжение поступает на вхо управляемого вентиля 2 и через делитель 4 напряжения с коэффициентом передачи К л на входы нуль-органа 5 и амплитудного детектора б С выхода нуль-органа 5 снимается последовательность импульсов, появляющихся в моменты перехода напряжения U (t) через нуль. На выходе, делителя 23 частоты через каж дые К импульсов с выхода нуль-орт на 5 появляется импульс, который запускает преобразователь 19 кодинтервал времени, записывает в ре гистр 9 памяти состояние выходов матрицы 14 памяти и перебрасывает RS-триггер 21. Сигнал с выхода (JS-триггера 21 открывает ключ 17, подключая тем самым напряжение Do с выхода источника 18 опорного напряжения к входу интегратора 11 второй вход интегратора 11 отключ от выхода квадратора 15 напряжени ключом 16. При этом выходное напряжение интегратора 11 начинает меняться от нуля до значенияравного U2. , г Uo Х, иЬ, где Uu - напряжение на выходе ист ника 18 опорного напряже ния; Uc - нижнее допустимое значен амплитуды напряжения U( ( ty - постоянная интегрировани интегратора 11; t - время интегрирования. Входной управляющий вход п .:;тупает на входы преобразователя код-интервал времени. Через время tl после прихода импульса запуска поступающего с выхода делителя 23 частоты, на выходе преобразовател код-интервал времени появляется импульс, который перебрасывает 5триггеры 20 и 21, размыкая при этом ключ 17, обнуляя двоичный суммирующий счетчик 13 и замыкая ключ 16, подключая тем самым выход квадратора 15 напряжения к входу интегратора 11. . Время -t, определится выражением + Мяч . ТГ где f - частота импульсов выхода генератора 10 импульсов. При этом сигнал с выхода CSтриггера 20 разрешит прохождение импульсов частотой f( с выхода генератора 10 импульсов через элемент И 22 на счетный вход двоичного суммирующего счетчика 13, а также напряжение К, Ut с выхода амплитуД I.nro детектора 6 поступает на вход квадратора 15 напряжения. Напряжение К. и| с его выхода подается через ключ 16 на вход интегратора 11, Напряжение на выходе интегратора 11 изменится от значения Uj до нуля за время t равное I .Uo4 При достижении нуля напряжением На выходе интегратора 11 на выходе нуль-органа 12 появится импульс; который перебросит ftS.-триггер 20 в исходно.е положение, запретив темсамым прохождение импульсов частотой it через элемент И 22 на счетный вход двоичного сумглирующего счетчика 13. При этом за ввемя tj в счетчике 13 накопится код Ыьу, равныйМы1л Ьг-Р (5) Учитывая выражения (2), (3), (4) и (5) очевидно, что: « i. u| Код NBX. поступает на адресные входы матрицы 14 памяти, устанавливая на ее выходах код .{ , определяемый заранее решением трансцендентного уравнения 2.1 2 где п - количество двоичных разрядов кодов Ыих. VljY Следующим импульсом с выхода делителя 23 частоты код Ывк.г записывается в регистр 9 памяти, а вышеописанная часть функциональной схемы преобразователя начинает новый подобный цикл работы. Далее преобразование кода в мощность происходит следующим образом Импульсами с выхода нуль-органа 5 двоичный вычитающий счетчик 7 устанавливается в состояние,соответствующее коду , где п - количе во разрядов счетчика 7. На счетный вход вычитающего счетчика .7 с выхода генератора 10 импульсов посту пают импульсы с периодом ° ц.п , Блок 8 сравнения кодов осуществ ляет сравнение кода, соответствующего текущему состоянию вычитающего счетчика 7 импульсов и кода Nex. , поступающего на блок 8 сравнения кодов с выходов регистра 9 памяти. В момент равенства указанных ко дов импульс с выхода блока 8 сравнения кодов поступает на второй управляющий вход управляемого вентиля 2 и открывает его. Переменное напряжение и (t) подключается к нагрузке 3 с сопротивлением Я. При этом длительность интервала времени от момента появления импульса на выходе блока 8 сравнения кодов до момента появления импульса на первом управляющем входе управляемого вентиля 2 (этот импульс закрывает управляемый вентиль 2) определяется как ..-Мбхг т- - 2 2 а значение средней за период т мощности, выделенной на нагрузке 3, выразится как г. /pft)i -- (- Щ Учитывая выражения (6) и (8), значение средней мощности будет равноЦеи Nftx С. 2. Таким образом, достигается линейная зависимость выходного сигнала (мощности) от значения входного сигнала {Ng и независимость мощности от значения амплитуды напряжения, питающего нагрузку ( что повышает надежность работы устройства.

ПРЕОБРАЗОВАТЕЛЬ КОД-МОЩНОСТЬ, содержащий источник пере7 манного напряжения, выход которого через управляемый вентиль соединен с нагрузкой и через делитель напряжения - с входом первого нульоргана и входом амплитудного детектора, двоичный вычитающий счетчик, установочный- вход которого подключен к ВЫХОДУ первого нуль-органа и первому управляющему входу управляемого вентиля, блок сравнения кодов, выход которого соединён с вторым управляющим входом управляемого вентиля, а выходы - с одноименными выходами двоичного вычитающего счетчика и выходами .регистра памяти, генератор импульсов, выход которого подключен к счетному входу двоичного вычитающего счетчика, интегратор, выход которого подключен к входу второго нуль-органа, и двоичный суммирующий счетчик, о.тличающийся тем, что, с целью повышения надежности, в него введены квадратор напряжения, два ключа, источник опорного напряжения, делитель частоты, матрица памяти, элемент И, два ftS-триггера и преобразователь код-интервал времени, выход которого подключен к S-входу первого триггера, Й-входу второго триггера и установочному входу двоичного суммирующего счетчика, счетный вход преоб э.азователя код-интервал времени под.ключен к первому входу элемента И и к второму выходу генератора импульсов, а синхронизирующий вход подключен к синхронизирующему входу регистра памяти, 3 -входу второго триггера и к выходу делителя частоты, вход которого соединен с выходом первого нуль-органа, причем выход амплитудного детектора через (Л соединенные последовательно квадратор Напряжения и первый ключ соединен с первым входом интегратора, второй вход которого через второй ключ соединен с выходом источника опорного Напряжения, при этом управляющий вход первого ключа соединен с выходом второго триггера, а управляющий вход второго ключа - с выходом первого триггера и с вторым входом элемента И, выход которого соединен со счетньм входом :л двоичного, суммирующего счетчика, : выходы которого соединены с адресными входами матрицы памяти, выходы которой подключены к одноименным входам регистра памяти, выход второго нуль-органа подключен к R-входу первого триггера.