Устройство для управления многоячейковым преобразователем напряжения Советский патент 1984 года по МПК H02P13/16 

Изобретение относится к электротехнике, в частности к преобразованию и регулированию переменного и постоянного напряжений, и может найти применение в амп гитудных модуляторах, усилителях мощности, системах электропитания аппаратуры средств связи и радиоэлектроники.

Известно устройство для управления преобразователем напряжений с многозонной импульсной модуляцией, содержащеезадагаций генератор, двухканальные фазосдвигаквдие блоки Cl3.

Недостатком данногоустройства является сложная схема управления и уменьшение диапазона регулирования за счет появления нерегулируемых пауз на время рассасывания носителей в транзисторных ключах преобразовательных ячеек .

Наиболее близким к предлагаемому по технической сущности является устройство для управления многоячейковым преое5разователем напряжения с многозонной импульсной модуляцией,, содержащее задающий генератор, первый выход которого предназначен для подключения к первому управляющему входу первой ячейки преобразователя и соединен с первыми входами двухканального фазосдвигающего блока и ( элементов ИСКЛОЧАЩЕЕ ИЛИ, вторые и третьи входы двухканального фазосдвигающего блока соответственно соединены, с пря1ик ми и инверсными младшими разрядами формирователя кода -управления, первые выхода двухканального фазосдвигающего Ьлока предназначены для подключения к первым управляющим входам второ ячейки преобразователя, выходы элементов ИСЮПОЧАвЛЦЕЕ ИЛИ предназначены для подключения к первым управляющим входам третьих ячеек преобразователя 23.

Недостатком устройства является снижение диапазона регулирования и КПД За счет появления нерегулируемых пауз и сквозных токов на время расса.сывания неосновных носителей из области ба:зы транзисторных ключей преобразовательных ячеек.

Цель изобретения - расширение диапазона регулирования и повышение КПД.

Поставленная цель достигается тем, что устройство для управления многоячейковым преобразователем напряжения с многозонной импульсной модуляцией, снабжено регистром, задающий генератор содержит последова.тельно соединенные задатчик частоты и 1 -разрядный счетчик, выход старшего разряда которого является первым выходом задающего генератора, а выходы младших разрядов через элемент И соединены с вторым выходом задающего генератора, двухканальный

фазосдвигающий блок содержит два цразрядных счетчика, выходы старших разрядов которых являются первыми выходами двухканального фазосдвигаю. щего блока., выходы младших разрядов счетчиков через элемента И соединены с вторыми выходами двухканального фазосдвигающего блока, его nepstei входом являются.объединенные входы разрешения записи -информации счетчиков, информационные входы которых являются соответственно вторыми и третьими входами двухканального фазосдвигакхцего блока, причем второй выт ход задающего генератора предназначен для подключёння к вторым управляющим входам первой и третьих ячеек преобразователя, вторые выходы двухканального фазосдвигающего блока предназначены для подключения к вторым управляющим входам второй ячейки цреобразователя, тактовые входы счетчиков друхканального фазосдвигающего блока подключены к выходу задатчика частоты задающего генератора, первый выход которого соединен с входом разрешения записи регистра, информационные входы которого соединены с гп старшими разрядами формирователя кода управления, а выходы с вторыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ.

На фиг.1 приведена блок-схема преобразователя напряжения с многоводной импульсной модуляцией с устройством для управления; на фиг.2 и 3 - временные диаграммы, поясняющие

его работу.

1 Многоячейковый преобразователь

напряжения с многозонной импульсной модуляцией содержит последовательно соединенные между собой нерегулируе «ле ячейки 1, плавно регулируемую ячейку 2 и дискретно регулируемые ячейки 3, к выходу которых через фильтр 4 подключена нагрузка 5, а к входу - источник 6 постоянного напряж1гния. Управляющие входы ячеек 1 связаны с задающим генератором 7, содержащим зад атчик 8 частоты. It-разРЯ.ЦНЫЙ двоичный счетчик 9 и элемент И 10. Управляющие входы ячейки

2связаны с двухканальным фазосдвигающим блоксм 11, содержащим k-разрядные двоичные счетчики 12 и 13 и элементы И 14 и 15. Управляющие вхог ды ячеек 3 через элементы ИСКЛЮЧАЮЩЕ ИЛИ 16 и запоминающий регистр 17 подключены к выходам старших разрядов формирователя 18 управляющего кода, прямые и инверсные выходы младших

k-разрядов которого подключены соответственно к информационным входам счетчиков 12 и 13.

На диаграммах (фиг.2 и 3) приведены импульсы 19 на первом выходе задающего генератора 7, импульсы 20 на втором выходе задающего, генератора 7, импульсы 21 т 24 на выходах двухканального фаэосдвигакхцего узла соответственно, сигналы 25 и 26 на выходах двух старших разрядов формирователя 18, сигналы 27 и 28 на выходах запоминающего регистра 17, управляющие сигналы 29 и 30. дискретно регулируемых ячеек 3, напряжение 31 на выходе преобразователя до фильтра 4, аналрговый сигнал 32, эквивалентный управляющему коду, ., Устройство работает следующим.-овразом. При счете импульсов задатчика 8 частоты на выходе старшего разряда счетчика 9 формируются импульсы 19, которые, управляя ячейками 1, создают на нагрузке неуправляекшй уровень Ц, . Элемент 10 формирует импульс 20 подготовки выключения, поступающий на базо-коллекторный переход и обеспечивающий предварительное рассасывание избыточного заряда из области фазы транзисторов ячейки преобразователя перед их выключением Аналогичные импульсы 21-24 формируются на выходах двух каналов блока 11 с той разницей, что при . нарастании управляющего кода на выходах младших. ; -разрядов формирователя 18 импульсы 21 я 22 сдвигаются в сторону опережения а импульсы 23 и 24 - в стсчрону отставания относительно импульсов 19 и 20. Установка .счетчиков 12 и 13 в состояния, соответствующие прямому и обратному коду млс1дших k -разрядов формирователя 18, осуществляется по Зсщнему фронту импульсов 19 один раз за период задающего генератора. Алгоритм управления ячейкой 2 выбран таким, что в интервгилы времени, когда импульсы 21 и 23 синфазны между собой и с сигналом згшающего генератора, ЭДС ячейки отрицательна. В интервалы времени, когда импульсы 21 и 23 синфазны между собой, но противофазны с импульсами 19, ЭДС ячейки положительна. Бели импульсы 21 и 23 противофазны, выходное напряжение ячейки равно нулю. Такой алгоритм обеспечивает на нагрузке 5 регулирование напряжения с однополярной реверсивной широтно-ю«пульс11ой модуляцией в пределах двух зон. . Управляющий код старших разрядов формирователя 18 (сигналы 25 и 26) переписывается на выход запоминающего регистра 1 (сигналы 27,. 28) также раз в период по заднему фронту импульсов 19 задающего генератора 8 Элементы 16 осуществляют реверс фазы напряжения задающего гекератора 7 в течение интервалов времени, когда сигналы на выходе запомин .щего регистра 17 имеют единичное эначение, формируя на управляющих входах дискретно регулируемых ячееу 3 сигналы 29 и 30. Алгоритм управле ния ячейками 3 такой, что если управляющий сигнал синфазен с импульсами 19 залёиощего генератора, ЭДС ячейки отрицательна, если сигналы 29 и 30 и импульсы 19 противофазны, ЭДС ячейки положительна.. Введение запоминающего регистра 17 привело к совмещению моментов пер.еключения транзисторных ключей ячеек 1 и 3, что дало возможность использовать для них один и тот же импульс 20 попготовки выключения. Поясним формирование результирующего напряжения 31 при воздействии сигнала 32. Момент времени t соответсз вует нулевсалу коду, формирователя 18. Все .регулируемые ячейки 2 и 3 находятся в режиме полной вольтоотбавкй (выходное напряжение равно Uo-4U 0, где О- ЭДС ячейки 2). В интервале, времени to - , ячейка 2 осуществляет плавное ШИМ-регулирование в двух зонах, обеспечивая рост выходного напряжения до уровня Ч,-2 В момент времени i переключается в режим вольтодобавки дискретно регулируемая ячейка с ЭДС U (ее управляющий сигнал 27), а ячейка 2 переходит в режим полной вольгоотбавки (код младших tc-разрядов формирователя 18 снова становится нулевым). В интервале.времени tj плавное регулирование выходного напряжения до уровня Од осуществляется за счет ячейки 2. В мсмент ±2 в ре- ,/ жим вольтодобавки переключается ячейка 3 с ЭДС 2U (ее управляющий сигнал 30), а ячейка 2 и ячейка 3 с ЭДС, равной и , переходят в режим полной вольтоотбавки. С момента времени ti обе ячейки 3 работают в режиме вольтодобавки, а момент времени 4 соответствует максимальному напряжению на нагрузке, когда ЭДС всех ячеек 1-3 включены согласно. Таким образом, при изменении кода управляющего сигнала от нулевого до максимального значения на выходе преобразователя реализуется много.зоиная импульсная модуляция, при кото-. рой регулирование осуществляется в комплексе: по амплитуде дискретно по эонс1М в данном примере реализуется 8 зон) и плавно в каждой дискретной зоне с ПОМОЩЬЮ ИШМ. . В зависимости от числа разрядов счетчиков 9, 12 и 13, к которым подключены входы элементов 10/ 14 и 15 меняется длительность импульсов подготовки выключения. При подаче на трехвхоцовой элемент И сигналов трёх разрядов счетчика на его выходе формируется импульс подготовки с ДЛИ-. тельностью, равной 1/16 периода импульсов задающего генератора 7, При подключении cлeдs otцeгo входа длительность импульса подготовки уменьшится вдвое. Таким образом, регулируя число входов логического элемента И, можно сформировать импульс подготовки по длительности, достаточной для рассасывания неосновных носителей из области базы транзисторных ключей.

Использование режима подготовки выключения транзисторов позволяет улучшить технико-энергетические показатели преобразователя путем расширения диапазона регулирования и КПД как при максимальных, так и при минимальных значениях тока нагрузки. Введение запоминающего регистра сокращает число блоков подготовки выключения до трех в преобразователе с многозонным регулированием. Формирование управляющих сигналов с помощью счетчиков реализует блоки подготовки выключения на логических элементах и обеспечивает высокую надежность устройства а также хорошую технологичность его изготовления.

ftl&2

УСТРОЙСТВО-ДЛЯ УПРАВЛЕНИЯ МНОГОЯЧЕЙКОВЬМ ПРЕОБРАЗОВАТЕЛЕМ НАПРЯЖЕНИЯ, содержащее задающий гене-, ратор, первый выход которого предназ начен для подключения к первому управляющему входу первой ячейки преобразователя и соединен с первыми входами двухканального фазосдвигаюmer 3 блока, и m элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, вторые и третьи входы двухканального фазосдвигающего блока соответственно соединены с прямыми и инверсными младшими разрядами формирователя кода управления, первые выходы двухканального фазосдвигающего блока предназначены для подключения к первым управляющим входам втордй ячейки преобразователя, выходы элементов ИСКЛЮЧАЩЕЕ ИЛИ Предназначены для подключения к первым у правлякщнм J входам третьих ячеек преобразователя, охгл и чающееся тем, что, с целью расширения диапазона регулирования и повышения КПД, оно снабжено регистром, задающий генератор содержит последовательно соединенные задатчик частоты и 1с -разрядный счетчик, выход старшего разряда которого является первым выходом задакшего генератора, а выходы младших разрядов через элемент И соединены с вторым выходом Зсщающего генератора, двухканальный фазосдвигающий блок содержит два 1с -разрядных счетчика, выходы старших разрядов которых являются первыми вьисодами двухканального фазосдвигающего блока, выходы младших разрядов счетчиков через элементы И соединены с вторыми выходами двухканального фазосдвигающего блока, его первым входом являются I объединенные входы разрешения записи (Л информации счетчиков, информационные входы которых являются :соответственно вторыми и третьими входами двухканального фазосдвигающего блока, причем второй выход задающего генератора предназначен для подключения к вторым управляющим входам первой и .третьих ячеек преобразователя, вторые выходы двухканального фазо ч1 сдвигающего блока предназначены для ю to подключения к вторым управляющим, входам второй ячейки преобразователя, тактовые входы счетчиков двухканальоо ного фазосдвигающего блока подключены к выходу задатчика частоты за00 дающего генератора, первый выход котррогоСоединен с входом разрешения записи регистра, информационные вхоjDoa. которого соединены с стаЕйиими разрядами формирователя кода управле иия, а выходы - с вторыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ.