Устройство для коррекции шкалы времени Советский патент 1988 года по МПК G04C11/02 

00

о

О)

со

Изобретение относится к импульсной технике и может быть использовано в сннхронизируюощх системах для коррекции шкалы времени. Цель изобретения - расширение функциональных возможностей - достигается за счет введения коррекции шкапы времени в пределы допуска. Для этого в устройство дополнительно введены блок 14 памяти, три элемента ИЛИ 13, 17 и 18, элемент 16 задержки и дополнительные формирователь 15 импульсов, преобразователь 12 кодов и командные шинЫо Кроме того, устройство содержит генератор 1, фазо- сдвигающий блок 2, делитель 3 частоты, реверсивные счетчики 4 и 8, регистр 5 сдвига, преобразователь 6 кода коррекции, элемент И 7, дешифратор 9, формирователь 10 одиночных импульсов, формирователь 11 сигналов управления. Устройство позволяет сократить длительность процесса коррекции шкалы времени. 5 ил. S (Л

го

Изобретение относится к импульсной технике и может быть использовано в синхронизирующих системах для коррекции шкалы времени.

Цель изобретения - расширение функциональных возможностей путем обеспечения возможности введения коррекции шкалы времени в пределы допуска.

На фиг. 1 представлена функциональная схема устройства для корреции шкалы времениj на фиг. 2 и 3 - временные диаграммы, поясняющие его работу; на фиг с 4 - функционалная схема преобразователя кода коррекции; на фиг. 5 - временные диаграммы, поясняющие его работу.

Устройство для коррекции шкалы времени содержит последовательно соединенные генератор 1, фазосдви- гающий блок 2 и делитель 3 частоты а также реверсивный счетчик 4, регистр 5 сдвига, преобразователь 6 кода коррекции, элемент И 7, счетчи 8, дешифратор 9, формирователь 10 одиночных импульсов, формирователь 11 сигнала управления, преобразователь 12 кода, элемент ИЛИ 13, блок 14 памяти, формирователь 15 импульсов, элемент 16 задержки и элементы ИЛИ 17 и 18. Информационный и тактовый выходы преобразователя 6 соединены соответственно с информационным и тактовым входами регистра 5 сдвига, выход младшего разряда которого соединен с первым управляющим входом фазосдвигающего блока 2, а выходы старших разрядов подключены к входам записи реверсивного счетчика 4. Вход преобразователя 6 соединен с шиной Код коррекции. Тактовый выход преобразователя 6 соединен со счетным входом счетчика 8, установочный вход которого подключен к выходу элемента ИЛИ 17. Выходы разрядов счетчика 8 соединены с соответствующими входами дешифратора 9, выход которого через элемен ИЛИ 18 подключен к первому входу формирователя 10. Второй вход формирователя 10 соединен с первым входом элемента И 7, выходом фазосдвигающего блока 2. Выход элемента И 7 соединен со счетным входом реверсивного счетчика 4, выход которого подключен к первому входу формирователя 11. Второй вход формирователя 11 соединен с входом предварительной записи реверсивного счетчика 4 и с выходом формирователя 10. Выход формирователя 11 соединен с вторым входом элемента И 7 и вторым управляющим входом фазосдвигающего блока 2. Первый вход элемента ИЛИ 17 соединен с шиной Ввод коррекции. Входы преобразователя кода 12 соединены с входами элемента ИЛИ 13 и с командными щи- нами Коррекция 1 и Коррекция L. Выходы преобразователя 12 кода соединены с входами блока 14 памяти,

5 выходы которого подключены к входам записи регистра 5 сдвига. Выход элемента ИЛИ 13 соединен с другим входом элемента ИЛИ 17, входом элемента 16 задержки и входом формироQ вателя 15, выход которого подключен к входу предварительной записи регистра 5 сдвига. Выход элемента 16 задержки соединен с другим входом элемента ИЛИ 18.

5 Преобразователь 6 кода коррекции (фиг. 4) содержит триггер 19, элемент ИЛИ 20 и элемент 21 задержки. При этом входы триггера 19 соединены с входами элемента ИЛИ 20 и подQ ключены к входу пребразователя 6. Выход триггера 19 является информационным выходом преобразователя 6. Выход элемента ИЛИ 20 соединен с входом элемента 21 задержки, выход которого является тактовым выходом преобразователя 6.

Устройство для коррекции шкалы времени работает следующим образом.

Генератор 1 является источником импульсов с периодом повторения Тг (фиг. 2ж) для запуска фазосдвигающего блока 2, который вьтолнен в виде делителя частоты с переменным коэффициентом деления о В исходном состоянии коэффициент деления равен К, что определяется наличием на втором управляющем входе фазосдвигающего блока 2 сигнала О (фиг. 2е) независимо от сигнала на первом управляющем входе. С выхода фазосдвигающего блока 2 импульсы подаются на делитель 3 частоты (фиг. 2з).

Устройство работает в двух режимах: коррекция шкалы времени на величину, определяемую вводимым кодом коррекции; коррекция шкалы времени на одну из фиксированных величин, хранящихся в блоке 14 памяти.

Первый режим реализуется в тех случаях, когда необходимо точно свести хранимую и эталонную шкалы времени. Второй режим используется, когда расхождение между хранимой и эталонной шкалами времени значительно превьш1ает диапазон коррекции и требуется быстро убрать это расхождение, или когда необходимо поддерживать расхождение между шкалами времени в заданных пределах. При этом величина допустимого расхождения с соответствую1цим знаком хранится в блоке 14 памяти При уходе хранимой шкалы времени за пределы допуска производится коррекция на величину допуска без ввода в устройство кода коррекции.

В первом режиме устройство работает следующим образом.

На шину Ввод коррекции подается команда (фиг. 2а), которая через элемент ИЛИ 17 проходит на установочный вход счетчика 8„ При этом происходит сброс счетчика 8 и на выходе дешифратора 9 появляется уровень О, который обусловливает появление О на первом входе формирователя 10 (фиг. 2в).

На шину Код коррекции подается число N со знаком в виде п-разряд- ного последовательного двоичного кода старшими разрядами вперед по двум линиям связи в виде прямого и инверсного кодов. При этом единиц кода соответствует наличие импульса на линии связи прямого кода и отсутствие импульса на линии связи инверсного кода, а нулю кода - отсутствие импульса на линии связи прямого кода и наличие импульса на линии инверсного кода. В младшем разряде кода содержится информация о знаке коррекции.

Импульсы по линиям связи прямого и инверсного кодов подаются на S- и R-входы триггера 19 и на входы элемента ИЛИ 20 преобразователя 6 (фиг. 5а,б). На выходе триггера 19 формируется прямой код коррекции (фиг. 5в), причем длительность импульсов кода расширена до периода

информационного вьгхода преобразова теля 6 разряды прямого кода коррек ции поочередно подаются на информа ционный вход регистра 5 сдвига, на тактовый вход которого подаются импульсы с тактового выхода преобразователя 6. При этом задержка та товых импульсов относительно импул сов кода обеспечивает надежную запись информации в регистр 5 сдвига Прямой код коррекции (число N) записывается в регистр 5 сдвига. Одновременно счетчик 8 подсчитывае число тактовьк импульсов, т.е. чис ло разрядов кода, записанных в регистр 5. Как только в регистр 5 за пишутся все п разрядов кода, на вы ходе дешифратора 9 появляется уровень 1, который через элемент ИЛИ 18 подается на первый вход фор мирователя 10 (фиг. 2в). Формирова тель 10 выделяет из тактовой серии импульсов (фиг. 2з), поступающей на его второй вход, второй импульс (фиг. 2г) после появления 1 на первом входе. Этот импульс (фиг. 2 подается на второй вход формирователя 11 и на вход предварительной записи реверсивного счетчика 4. Пр этом по фронту импульса информация переписывается из старших (п-1) ра рядов регистра 5 сдвига в реверсив ный счетчик 4. При записи в реверс ный счетчик 4 числа, отличного от нуля (N 0), на его выходе появля ется уровень 1 (фиг. 2д), которы поступая на первый вход формироват ля 11, разрешает формирование на его выходе сигнала управления. Сиг нал управления в виде уровня 1 п является на выходе формирователя 1 по срезу импульса на выходе формир вателя 10 (фиг. 2е). Сигнал управл ния подается на второй управляюш 1й вход фазосдвигающего блока 2 и изм няет его коэффициент деления на kll (фиг. 2з) в зависимости от зна ка поступающего на первый управля ш;ий вход с выхода младшего разряда регистра 5 сдвига. Одновременно сигнал управления открывает элемен И 7, Импульсы с выхода фазосдвигаю щего блока 2 начинают проходить на вход вычитания реверсивного счетчи

повторения импульсов тактовой серии, которая формируется на выходе элемента ИЛИ 20 (фиг. 5г) . Импульсы такто- 5 j (фиг. 2и) . При коэффициенте вой серии через элемент 21 задержки деления k-1 первый после изменения

-подаются на тактовый выход преобра, зователя 6 (фиг. 2б, фиг. 5д). С

коэффициента деления импульс на вы ходе фазосдвигающего блока 2 появл

0

5

0

5

0

5

0

5

С

информационного вьгхода преобразователя 6 разряды прямого кода коррекции поочередно подаются на информационный вход регистра 5 сдвига, на тактовый вход которого подаются импульсы с тактового выхода преобразователя 6. При этом задержка тактовых импульсов относительно импульсов кода обеспечивает надежную запись информации в регистр 5 сдвига. Прямой код коррекции (число N) записывается в регистр 5 сдвига. Одновременно счетчик 8 подсчитывает число тактовьк импульсов, т.е. число разрядов кода, записанных в регистр 5. Как только в регистр 5 запишутся все п разрядов кода, на выходе дешифратора 9 появляется уровень 1, который через элемент ИЛИ 18 подается на первый вход формирователя 10 (фиг. 2в). Формирователь 10 выделяет из тактовой серии импульсов (фиг. 2з), поступающей на его второй вход, второй импульс (фиг. 2г) после появления 1 на первом входе. Этот импульс (фиг. 2г) подается на второй вход формирователя 11 и на вход предварительной записи реверсивного счетчика 4. При этом по фронту импульса информация переписывается из старших (п-1) разрядов регистра 5 сдвига в реверсивный счетчик 4. При записи в реверсивный счетчик 4 числа, отличного от нуля (N 0), на его выходе появляется уровень 1 (фиг. 2д), который, поступая на первый вход формирователя 11, разрешает формирование на его выходе сигнала управления. Сигнал управления в виде уровня 1 появляется на выходе формирователя 1 1 по срезу импульса на выходе формирователя 10 (фиг. 2е). Сигнал управления подается на второй управляюш 1й вход фазосдвигающего блока 2 и изменяет его коэффициент деления на kll (фиг. 2з) в зависимости от знака поступающего на первый управляю- ш;ий вход с выхода младшего разряда регистра 5 сдвига. Одновременно сигнал управления открывает элемент И 7, Импульсы с выхода фазосдвигающего блока 2 начинают проходить на вход вычитания реверсивного счетчи5 j (фиг. 2и) . При коэффициенте деления k-1 первый после изменения

коэффициента деления импульс на выходе фазосдвигающего блока 2 появля

ется на время Т раньше, чем при исходном коэффициенте деления, второй - на 2Т раньше и т.д., при коэффициенте деления k+l, наоборот, происходит задержка импульсов, т.е. i-й импульс на выходе фазосдвигаю- щего блока 2 появляется на время Пораньше или позже, что приводит к сдвигу шкалы времени. Как только число N, записанное в реверсивный счетчик 4, считается, на выходе последнего появляется уровень О (фиг. 2д), который возвращает формирователь 11 в исходное состояние. На его выходе появляется уровень О (фиг. 2е), при этом восстанавливается исходный коэффициент деления фазосдвигающего блока 2 (фиг. 2д и закрывается элемент И 7 (фиг. 2и) Величина коррекции

-It ± NTr ,

где N - число, записанное в (п-1) старших разрядах регистра 5 сдвига;

Т - период повторения импульсов генератора 1.

Во .втором режиме устройство работает следующим образом.

При расхождении шкал времени на величину, превьш1ающую допустимое расхождение, на одну из командных шин Коррекция 1 - Коррекция L подается команда, соответствующая данному допустимому расхождению (например, команда Ко эрекция Г соответствует допустимому расхождению + 100 МКС, Коррекция 2 - минус 100 МКС, Коррекция 3 - +1000 мкс и т.д.). Команда поступает на i-й вход преобразователя кода 12 (фиг. Зк При этом на выходах преобразователя кода 12 формируется адрес ячейки памяти блока 14 памяти, в которой хранится код коррекции, соответствующий данной команде. Адрес подается на входы блока 14 памяти, на выходах которого формируется код коррекции. Одновременно команда через элементы ИЛИ 13 и 17 подается на установочный вход счетчика 8. При этом счетчик 8 сбрасывается, и на выходе дешифратора 9 появляется О, который обусловливает появление О на выходе элемента ИЛИ 18 (фиГс, Зв). Команда через элемент ИЛИ.13 (фиг.За

706436

подается на вход формирователя 15, на выходе которого формируется импульс (фиг. 3л). Этот импульс поступает на вход предварительной записи регистра 5 сдвига. При этом код коррекции из блока памяти 14 переписывается в регистр 5 сдвига. Команда через элемент ИЛИ 13, элемент 16

10 задержки (фиг. 3м) и элемент ИЛИ 17 подается на первый вход формирователя 10. Величина задержки элемента 16 задержки должна быть больше времени срабатывания формирователя 15

15 и больше суммы времени сброса счетчика 8, задержки дешифратора 9 и элемента ИЛИ 18 и времени подготовки к работе формирователя 10. Формирователь 10 выделяет второй им2Q пульс (фиг. Зг) из тактовой серии (фиг. Зз) на втором входе после появления 1 на первом входе. Далее устройство работает так же, как и в первом режиме (фиг. 2г-и) .

25

Формула изобретения

Устройство для коррекции шкалы времени по авТоСв. № 1095431, о тЗдЛичающееся тем, что, с целью расширения функциональных возможностей, в него введены блок памяти, три элемента ИЛИ, элемент задержки, и дополнительные формирователь импульсов, преобразователь кодов и командные шины, которые соединены с входами первого элемента ИЛИ и входами дополнительного преобразователя кодов, выходы которого

4Q подключены к адресным входам блока памяти, выходы которого соединены с входами записи регистра сдвига, вход предварительной записи которого подключен к выходу дополнительно g го формирователя импульсов, вход которого соединен с выходом первого элемента ИЛИ, первым входом второго элемента ИЛИ и через элемент задержки с первым входом третьего элемен35

та ИЛИ, второй вход которого подключен к выходу дешифратора, а выход третьего элемента ИЛИ соединен с входом формирователя одиночных импульсов, при этом шина Ввод коррекции подключена к второму входу второго элемента ИЛИ, выход которого соединен с установочным входом счетчика.

I If

ynnnnnn,jinnnnnnniinnnnnnnn,,flnnnnnnnnnnnnnnnnj

-r T- ., I . Ч- I. ir T-,

3D

.

и

-1h

m гл.. гл

(. 2

nn

фие.З

Фиг.

Фиг. 5