Цифровой фазометр Советский патент 1984 года по МПК G01R25/08 

Изобретение относится к измерительной технике и может быть использовано в автоматизированных системах контроля.

Известен цифровой фазометр, реализующий метод время-импульсного преобразования, содержащий формирователь прямоугольных импульсов, формирователь временных интервешов, пропорциональных измеряемому сдвигу фаз и периоду одного из исследуемых напряжений, принятого за опорный/ генератора квантующей частоты, счетчиков и пересчетных схем, обеспечиваюгцих вычисление сдвига фаз по формуле t ,„

(f : -560,

где J и Т - интервалы времени. Пропорциональные сдвигу фаз и периоду измеряемых сигналов соответственно i

Однако данный фазометр имеет низкую точность измерения углов.

Наиболее близким к изобретению по технической сущности и достигаемому результату является цифровой фазометр, содержащий формирующее устройство, соединенное через узел управления с входами первого и второго вентилей, дешифратор, соединенный с первыми входами группы элементов И, счетчик и регистрирующий сч:ет чик, а также двоичный умножитель частоты, входы которого соединены с выходами первого и регистрирующего счетчиков, узел вычитания .импульсов, входы которого соединены с выходами второго вентиля и двоичного умножителя частоты, а выход - с входом регистрирующего счетчика, генератор опорных частот,соединенный с другими входами группы элементов И, причем вход второго счетчика через первый счетчик соединен с выходом первого вентиля, выходы группы элементов И через элемент ИЛИ соединен с входами первого и второго вентилей, входы дешифратора соединены с выходами второго счетчика 2 .

«В этом фазометре заполнение временых интервалов Т и ) происходит одной квантующей частотой, с понижением частоты исследуе «лх сигналов понижается и частота квантования, что приводит к понижению точности измерения, особенно при измерении .малых углов.

Целью изобретения является повышение точности измерения малых углов.

Поставленная цель достигается тем, что в цифровой фазометр, содержащий формирующий блок, соединенный через блок управления со входами первого и второго вентилей, второй вход первого вентиля через элемент ИЛИ, 4epeS блок элементов И соединен с генератором опорных частот,, а выход -- с первым счетчиком, счетчик переполнений, соединенный с первым дешифратором, выходы которого соединены с вторыми входами первого блока элементов И, второй счетчик и сумматор, дополнительно введены два триггера переполнения и второй счетчик переполнений, второй дешифратор, второй блок элементов И и элемент ИЛИ, процессор и блок выявления знака, входы которого соединены с первым входом и третьим выходом блока управления, а выходы с третьим и четвертым входами блока управления, третий выход соединен со знаковым входом процессора, информационный выход которого является выходом цифрового фазометра, а первый, второй и третий информационные входы соответственно - с выходом сумматора и с выходами первого и второго счетчиков, выходы переносов которых соединены через триггеры переполнений с соответствующими счетчиками переполнений, выходы которых соединены с соответствующими входами сумматора, кроме того, выходы второго счетчика переполнений соединены через второй дешифратор с вторыми входами второго блока элементов И, первые входы которых соединены с соответствующими входами генератора опорных частот, а выходы - через элемент ИЛИ с вторым входом второго вентиля, выход которого соединен с вторым счетчиком, обнуляющий вход которого соединен с выходом второго триггера переполнений, I

Блок управления содержит два элемента И, три триггера, элемент ИЛИ, два формирователя одиночных импульсов, входы которых являются первым и вторым входами блока управления, выход первого формирователя соединен с первым входом первого элемента И, с входом третьего триггера и вторым входом второго триггера, а выход второго формирователя - с вторым входом первого триггера, третьим выходом блока управления и вторым входом второго элемента И, третий вход которого соединен с четвертым знаковым входом блока управления, первый вход - с выходом третьего триггера, с вторым выходом блока управления и третьим входом первого элемента И, . второй вход которого соединен с третьим знаковым входом блока управления, а выход - с первым входом первого триггера, выход которого соединен с первым входом элемента ИЛИ, выход которого соединен с первым вы ходом блока управления, а второй вход - с выходом второго триггера, первый вход которого соеди- иен с выходом второго элемента И, На чертеже приведена структурная схема устройства. Устройство содержит формирующий блок 1, блок 2 управления, формирователи. 3 и 4 одиночных импульсов, элементы 5,6 И, триггеры 7-9, элемент 10 ИЛИ, блок 11 выявления знака, инвертор 12, элементы 13,14 И, триггеры 15 и 16, вентили 17 и 18, счетчики 19 и 20, элементы 21 и 22 ИЛИ, блоки 23 и 24 элементов И, ген ратор 25 опорных частот, процессор 26, триггеры 2-7 и 28 переполнений, счетчики 29 и 30 переполнений, дешифраторы 31 и 32. Формирующий блок 1 соединен через блок управления со входами вентилей 17 и 18, второй вх вентиля 17 (18) соединен через элемент 21 (22) ИЛИ и через блок 23 (24) элементов И с генератором 25 опорных частот. Выход вентиля 17 (18) соединен со входом счетчика 19 (20), Счетчик 29 (30) переполнений соединен выходами с дешифратором 31 (32), выходы которого соединены с вторыми входами блока 23 (24 элементов И. , Входы сумматора 33 соединены с выходами счетчиков переполнений 29 и 30, а выход сумматора-33 - с входом процессора 26, Выходы переполне ний счетчиков 19 и 20 соединены с входами триггеров переполнений 27 и 28 соответственно, а выходы последних - со входами счетчиков 29,30 переполнений, а также со входами сброса счетчиков 19 и 20, Выходы счетчиков 19 и 20 соединены с входа ми процессора 26, выход которого со динен с выходными клеммами устройства. Инвертор 12 соединен своим вх дом с первым выходом формирующего блока 1 и с первым входом элемента 13 И, а выходом - с первым входом элемента 14 И, Вторые входы элементов 13, 14 И соединены с выходом фо мирователя 4, а выходы - с входами триггеров 15 и 16. Выход триггера 16 соединен с знаковым входом проце сора 26 и с третьим входом элемента 6 И. Выход триггера 15 соединен с вторым входом элемента 5 И. Входы формирователей 3 и 4 одиночных импульсов соединены с выходами формирующего блока 1, выход формирователя 3 одиночных импульсов соединен с первым входом элемента 5 И, с вторы в ходом триггера 8 и входом тригге.ра 9, Выход формирователя 4 одиночн импульсов соединен с вторым входом элемента 6 И и с вторым входом триг irapa 7, первый вход которого соединен с выходом элемента 5 И, Первый вход триггера 8 соединен с выходом элемента 6 И, а выходы триггеров 7 и 8 через элемент 10 ИЛИ соединен с первым входом вен.тиля 18. Выход триггера 9 соединен с первым входом элемента 6 И, третьим входом элемента 5 И и первым входом вентиля 17, Входы формирующего блока 1 являются входами фазометра, а выход процессора 26 - eio выходом. В исходном состоянии счетчики 19, 20, счетчики 29 и 30 переполнений, триггеры 7,8,9,15,16, триггеры 27, 28 переполнений обнулены. Входные синусоидальные- сигналы одной частоты Lil, 112 поступают на входы формирующего блока 1, где преобразуются в прямоугольные импульсы, эти импульсы поступают в блок 2 управления, где в формирователях 3 и 4 одиночных ил-шульсов выделяются импульсы по фронтам входных импульсов. Из одиночных импульсов, полученных с формирователя 3 по сигналам U1, принятого за опорный, триггером 9 формируются интервалы времени Т- пропорциональные периоду U1. Одновременно одиночные импульсы сигнала U1 через элемент И 5 по разрешению блока 11 выявления знака при положительном сдвиге поступают на запуск триггера 7 и на сброс триггера 8. Одиночный им-, пульс U2 с формирователя 4 через элемент И 6 по разрешению блока 11 выявления знака при отрицательном сдвиге поступает на запуск триггера 8 и на сброс триггера 7. Таким образом, на триггере 7 формируются интервалы времени с , пропорциональные сдвигу фаз qi сигнала U2 относительно 1)1 при положительном сдвиге, на триггере В - пропорциональные сдвигу () при отрицательном сдвиге, которые через элемент ИЛИ 10 поступают на выход блока управления. Знак при положительном сдвиге формируется при совпадении на элементе И 13 прямоугольного опорного сигнала с одиночным импульсом от сигнала U2 и запоминается триггером 15, знак при отрицательном сдвиге - .при совпадении на элементе И 14 инверсного опорного сигнала с инвертора 12 с одиночными импульсами и запоминается триггером 16. На время присутствия импульсов Т, L через вентили 17 и 18 на входы счетчиков 19 и 20 подаются последовательности импульсов частотой FQ с генератора 25 опорных частот, FQ рассчитывается из условия обеспечения заданного дискрета измерения на максимальной частоте входного сигнала, т,е, с -,с, где &у О iyi хмакс заданный дискрет измерения; максимальная частота входного сигнала . В начс1ле работы устройство подготовлено к измерению малых углов на максимальной частоте входных исследуемых сигналов. Если после прохождения второго периода не произошло переполнения счетчика 20, то в процессор 26 запишется двоичный код Их .соответствующий числу импульсов частоты Fg в измеряемом интервале {I , Если при этом не происходит перепол нения счетчика 19, в процессор 26 запишется также и числовой код .N-j- , соответствующий числу импульсов ча.стоты PQ в периоде опорного сигнала В процессоре производятся операции умножения и деления чисел, представ ленных числовыми кодами, по формуле. .ЗЬО NTQ где О - поправочный коэффициент, равный отношению частот квантования. В рассмотренном случае квантукяцие частоты одинаковы, т.е. О -1. На вЫ ходе процессора цифровой код соответствует значению сдвига фаз ( в градусах. Если после первого измерения произошло переполнение счетчика 19, которое фиксируется триггером 27 переполнения, импульс переполнения обнуляет счетчик 10 И записывается счетчиком 29. На соответствующем выходе дешифратора 31 появляется сигнал, разрешающий прохождение частоты Fo/2 через один из блоков элементов И 23, элемент ИЛИ 21 на вентиль 17- и далее на вход счетчика 19 в течение третьего исследуемого периода опорного сигнала Ul Цикл работы будет повторяться до тех пор, пока не будет выбрана частота Fo/2 из ряда частот F , .,, .rfo/i, которая не вызовет ,7ie5)eполнения счетчика 19, Аналогично происходит выбор частоты квантования временного интервала С вентилем 18, счетчиком 20, триггером 28 переполнения, счетчиком 30 переполнения, дешифраторами 32, блоком 24 элементов И, элементом ИЛИ 22, Пусть частота квантования интервала t оказалась о|2 , тогда коэффициент отношения частот . cs Qifni 2тг Коэффициент а вычисляется в сумматоре 33 и представляет собой разность двух двоичных кодов, хранящихся в счетчиках 29 и 30 переполнений после окончательного выбора частот квантования. Результат вычитания записывается в процессор. Таким образом, в зависимости от величины угла, знака угла и частоты входного сигнапа происходит раздельный автоматический выбор частот квантования интервалов времени и Т. Применение в данном цифровом фазометре раздельной частоты квантования временных интервалов и Т, а также возможность формирования временного интервала в зависимости сдвига вигодно отличает его от ука-. занного устройства, так как повышается точность измерения сдвига фаз во всем даипазоне измеряемых углов и раагшряет диапазоны измеряемых частот. В результате устраняется неравномерность по точности измерения углов и расширена область рабочих частот, что увеличивает сферу применения фазометра.

1. ЦИФРОВОЙ ФАЗОМЕТР, содержащий формирующий блок, соединенный через блок управления с входами первого и второго вентилей, второй вход первого вентиля через элемент ИЛИ, через блок элементов И соединен с генератором опорных частот, а вы.ход - с первым счетчиком, счетчик переполнений, соединенный с первым дешифратором, выходы которого соединены с вторыми входами первого блока элементов И, второй счетчик и сумматор, отличающийся тем, что, с целью повышения точности измерения малых углов, введены два триггера переполнений и второй счетчик переполнений, второй дешифратор, второй блок элементов И и элемент ИЛИ, процессор и блок выявления зна- ка, входы которого соединены с первым входом и третьим выходом блока управления, а выходы - с третьим и четвертым входами блока управления, третий выход соединен со знаковым входом процессора, информационный выход которого является выходом цифрового фазометра, а первый, второй и третий информационные входы соответственно - с выходом сумматора и с выходами первого и второго счетчиков, выходы переносов которых соединены через триггеры переполнений с соответствующими счетчиками переполнений, выходы которых соединены с соответствующими входами сумматора, кроме того, выходы второго счетчика переполнений соединены через второй дешифратор с вторыми входами второго блока элементов И, первые входы которых соединены с соответствующими выходами генератора опорных частот, а выходы - через элемент ИЛИ с вторым входом второго вентиля, выход которого соединен с вторым счетчиком, обнуляющий вход которого соединен с выходом второго триггера переполнений . 2, Фазометр по п. 1, отличающийся тем, что блок управления содержит два элемента И, три S триггера, элемент ИЛИ, два формиро(Л вателя одиночных импульсов, входы которых являются первым и вторым входами блока управления, выход первого формирователя соединен с первым входом первого элемента И, с входом третьего триггера и вторым входом второго триггера, а выход второго формирователя - с вторым входом первого триггера, третьим выходом бло-sj ка управления и вторым входом второго элемента И, третий вход котоел рого соединен с четвертым знаковым входом блока управления, первый 00 вход - с выходом третьего три.ггера, с вторым выходом блока управления и 05 третьим входом первого элемента И, второй вход которого соединен с третьим знаковым входом блока управления, а выход - с первым входом первого триггера, выход которого соединен с первым входом элемента ИЛИ, выход которого соединен с первым выходом блока управления, а второй вход - с выходом второго триггера, первый вход которого соединен с выходом второго элемента И.