Цифровой синтезатор речи Советский патент 1984 года по МПК G10L13/02 G10L19/06 

со

00 Изобретение относится к области акустики, в частности к синтезаторам речи, и может быть использовано например, для вывода информации из вычислительной машины в речевом виде. По основному авт.св. № 993315 известен цифровой синтезатор речи, содержащий дискретный возбудитель, мультиплексор, регистр сдвига параллельного кода, источник кодов управляющих сигналов, счетчик адреса, постоянное запоминающее устройство , первый и второй блоки вычисления скалярного произведения, гене ратор тактовых сигналов и цифроаналоговый преобразователь, причем первый вход мультиплексора соединен с выходом дискретного возбудителя, второй вход - с вторым выходом реги Iстра сдвига параллельного кода, а выход подключен к входу регистра сдвига параллельного кода, первый вход первого блока вычисления скаля ного произведения соединен с первым выходом регистра сдвига параллельного кода, первый вход второго блока вычисления скалярного произведения подключен к выходу первого блока вычисления скалярного произведения, второй вход - к выходу источника кодов управляющих сигналов, а выход соединен с входом цифроаналогового преобразователя, выход постоянного запоминающего устройства подключен к второму входу первого блока вычисления скалярного произведения, выход счетчика адреса соединен с входом постоян ного запоминающего устройства, а выход генератора тактовых сигналов подключен к третьему входу мультиплексора, второму входу регистра сдвига параллельного кода, к третьим входам первого и второго блоков вычисления скалярного произведения к входу счетчика адреса и к источнику кодов управляющих сигналовtlj Недостатком данного устройства является низкое качество синтезированной, речи ввиду наличия абсолютной ошибки синтеза спектральных составляющих с различными уровнями Целью изобретения является повышение качества синтезированной речи Поставленная цель достигается те что в цифровой синтезатор речи допо нйтельно введены второй мультиплексор, второй регистр сдвига параллельного кода, третий и четвертый блоки вычисления скалярного произведения, при этом первый вход второго мультиплексора соединен с выходом второго блока вычисления скалярного произведения, выход второго мультиплексора |Соединен с первым входом второго регистра сдвига пара лельного кода, первый выход которого соединен с вторым входом второго мультиплексора, второй выход второго регистра сдвига параллельного кода соединен с первым входом третьего блока вычисления скалярного произведения, выход которого Соединен с первым входом четвертого блока вычисления скалярного произведения, выход которого соединен с входом цифроаналогового преобразователя, выход генератора тактовых сигналов соединен с вторым входом второго регистра сдвига параллельного кода и третьими входами второго мультиплексора, третьего и четвертого блоков вычисления скалярного произведения, причем вторые входы третьего и четвертого блоков вычисления скалярного произведения соединены соответственно с выходами постоянного запоминающего устройства и источника кодов управляющих сигналов. На чертеже представлена блоксхема цифрового синтезатора речи. Цифровой синтезатор речи содержит дискретный возбудитель 1, первый мультиплексор 2,первый регистр 3сдвига параллельного кода, первый 4и второй 5 блоки вычисления скалярного произведения, постоянное запоминающее устройство б, счетчик адреса 7, источник кодов управляющих сигналов 8, генератор 9 тактовых сигналов, второй мультиплексор 10, второй регистр 11 сдвига параллельного кода, третий 12 и четвертый 13 блоки вычисления скалярного произредения, цифроаналоговый преобразователь 14. Цифровой синтезатор речи работает следующим образом. Код основного тона и сигнал Тон-шум управляет работой дискретного возбудителя 1, на выходе которого формируются коды, соответствующие тональному или юумо вому сигналу возбуждения. Кодовые комбинации с выхода дискретного возбудителя 1 поступают на входпервого мультиплексора 2, управ ляемого сигналами с выхода генератора 9 тактовых сигналов, Кодовые комбинации с выхода первого мультиплексора 2 поступают на вход первогр регистра 3 сдвига параллельного кода и под действием импульсов с выхода генератора 9 тактовых сигналов продвигаются по всей разрядной сетке регистра.Длина первого регистра 3 сдвига параллельного кода определяется количеством (п) отсчетов каждого из откликов цифровых фильтров, хранящихся в постоянном запоминающем устройстве б. Сдвиг кодовых комбинаций в первом регистре 3 сдвига параллельного кода осуществляется циклически через первый мультиплексор 2 до момента приема нового значения сигнала возбуждения с выхода дискретного возбудителя 1.

Коды с выхода первого регистра 3 сдвига параллельного кода поступают на первый блок 4 вычисления скалярного произведения, в котором осуществляется накопление суммы произведений двоичных кодов отсчетов сигнала возбуждения и отсчетов откликов цифровых фильтров, поступающих из постоянного запоминающего устро-йства 6. Адресация ячеек постоянного запоминающего устройства 6 производится с выхода счетчика адреса 7, который определяет адрес отклика и адрес отсчета в отклике.

Двоичный код с выхода первого блока 4 вычисления скалярного произведения поступает в качестве первого сомножителя на второй блок 5 вычисления скалярного произведения, в котором накапливается сумма произведений первого сомножителя н двоичные коды, поступающие с выхода источника В управляющих сигналов. В качестве управляющих сигналов в цифровом синтезаторе речи используются коэффициенты ортогонального разложения квадратного корня из огибающей кратковременного спектра речевого сигнала. Извлечение квадратного корня из огибающей кратковременного спектра речевого сигнала по характеру нелинейного преобразования близко к логарифмированию огибающей спектра,что позволяет уменьшить ошибки синтеза спектральных составляющих с малыми уровнями и за счет этого повысить качество синтезированной речи.

Кодовые комбинации с выхода втого блока 5 вычисления скалярного произведения поступают на вход второго мультиплексора 10, управляемог сигналами с выхода генератора 9 тактовых сигналов.

Коды с выхода второго мультиплексора 10 поступают на вход второго

регистра 11 сдвига параллельного кода и под действием импульсов с выхода генератора 9 тактовых .сигналов продвигаются по всей разрядной сетке регистра.Длина второго регистра 11 сдвига параллельного кода равна длине первого регистра 3 сдвига. Сдвиг кодовых комбинаций во втором регистре 11 сдвига параллельного кода осуществляется циклически через второй мультиплексор 10 до момента

0 приема нового значения скалярного произведения с выхода второго блока 5 вычисления скалярного произведения.

Двоичные коды с выхода второго регистра 11 сдвига параллельного

5 кода поступают на третий блок 12 вычисления скалярного произведения, в котором осуществляется накопление суммы произведений двоичных кодов с выхода второго регистра

0 11 сдвига параллельного кода и отсчетов откликов цифровых фильтров, поступающих из постоянного запоминающего устройства 6.

Кодовые комбинации с выхода треть5его блока 12 вычисления скалярного произведения поступают в качестве первого сомножителя на четвертый блок 13 вычисления скалярного произведения, в котором канапливается

0 сумма произведений первого сомножителя на двоичные коды, поступающие с выхода источника 8 управляющих сигналов.

5

На выходе четвертого блока 13 вычисления скалярного произведения в конце временной базы синтеза образуются отсчеты речевого сигнала, которые поступают на вход цифроана0логового преобразователя 14,спектр сигнала на выходе которого равен спектру исходного речевого сигнала.

Синхронизация работы всего устройства осуществляется сигналами с

5 выхода генератора 9 тактовых сигналов .

Повышение качества синтезированной речи достигается в результате уменьшения ошибок синтеза спектральных составляющих с малыми уровнями.

0

ЦИФРОВОЙ СИНТЕЗАТОР РЕЧИ ПО авт.св. № 993315, отличающийся тем, что, с целью повышения качества синтезированной речи, в него введены второй мультиплексор, второй регистр сдвига параллельного кода, третий и четвертый блоки. вычисления скалярного произведения, при этом первый вход второго мультиплексора соединен с выходом второго блока вычисления скалярного произведения, выход второго мультиплексора соединен с первым входом второго регистра сдвига параллельного кода, первый выход которого соединен с вторьм входом второго мультиплексора, второй выход второго регистра сдвига параллельного кода соединен с первым входом третьего блока вычисления скалярного произведения, выход которого соединен с первым входом четвертого блока вычисления скалярного произведения, выход которого соединен с входом цифроаналогового преобразователя,выход генератора тактовых сигналов соединен с вторым входом второго регистра сдвига параллельного кода и третьими входами второго мульти- о плексора, третьего и четвертого бло-jB ков вычисления скалярного произведе(Л ния, причем вторые входы третьего и четвертого блоков вычисления скалярного произведения соединены соответственно с выходами постоянного запоминающего устройства и источника кодов управляющих сигналов.