Формирователь повторяющихся частотно-модулированных сигналов Советский патент 1984 года по МПК H03B23/00 

Изобретение относится к радиотехнике и может использоваться для формирования повторяющихся частотномодулированных сигналов в радиолокации, технике связи, измерительной технике в системах автоматической подстройки.

Известен формирователь повторяющихся частотно-модулированных сигналов С автоматической компенсацией регулярных искажений, определяемых нелинейностью характеристик управляемого генератора и модулятора Г1

Однако этот формирователь повторяющихся частотно-модулированных сигналов не обеспечивает достаточной точности передачи заданного закона модуляции и надежности.

Наиболее близким к предлагаемому Является формирователь повторяющихся частотно-модулированных сигналов, содержащий последовательно соединенные первый сумматор, цифроаналоговый преобразователь, фильтр, блок автоподстройки частоты, аналого-цифровой преобразователь, второй сумматор и блок памяти, адресные входы которого соединены с соответствующими выходами блока адресации, блок управления, первый и второй выходы которого соединены с соответствующими входами синхронизации блока автоподстройки частоты и соответственно с установочным входом и входом тактирующих импульсов блока адресации, а также регистр, блоки коррекции и сглаживающий фильтр.

в известном формирователе повторяющихся частотно-модулированных сигналов на выходе цифроаналогового преобразователя формируется ступенчатое напряжение, компенсирующее регулярные, т.е. повторяющиеся от периода к периоду, искажения. Точность аппроксимации регулярных искажений .при этом зависит как от числа разрядов цифроаналогового преобразователя, так и от длительности ступенек на его выходе .2 J.

Недостатком известного формирователя повторяющихся частотно-модулированных сигналов являются относительно большие отклонения выходного сигнала от заданного закона модуляции, т.е. относительно невысокая точность формирования сигналов из-за ограничений на минимальную длительность ступенек напряжения на выходе

цифро-аналогового преобразователя, возникающих из-за значительного времени, затрачиваемого на считывание и запись информации в блок памяти. В результате точность аппроксимации реальной регулярной помехи напряжением,.формируемым на выходе цифроаналогового преобразователя, оказывается невысокой, а ошибки аппроксимации, поступающие на вход

управления блока автоподстройки частоты - большими. Использование на выходе цифроаналогового преобразователя фильтра с большой постоянной

времени с целью сглаживания ступенчатого напряжения, а значит и уменьшения ошибок аппроксимации приводит к нарушению устойчивой работы устройства. Этот недостаток становится еще

более существенным, если измерение ошибок в блоке автоподстройки частоты осуществляется дискретно и в период дискретизации значительно превьш1ает время, требуемое для считывания и

записи информации в блок памяти. Цель изобретения - уменьшение отклонений от заданного закона модуляции.

Эта -цель достигается тем, что в формирователь повторяющихся частотно-модулированных сигналов, содержащий последовательно соединенные первый сумматор, цифроаналоговый преобразователь, фильтр, блок автоподстройки частоты, аналого-цифровой преобразователь, второй сумматор и блок памяти, адресные входы которого соединены с соответствующими выходами блока адресации, а также блок управления,, первый и второй выходы которого соединены с соответствующими входами синхронизации блока автоподстройки частоты и соответственно с установочньм входом и входом тактирующих импульсов блока адресации, введены последовательно соединенные блок вычисления разностей, входы которого соединены с соответствующими выходами блока памяти, и цифровой интерполятор, выход которого соединен с первым входом первого сумматора, при этом установочный и тактирующий входы цифрового интерполятора соединены соответственно с вторым и третьим выходами блока управления, а вторые входы первого и второго сумматоров соединены с первы вьЬсодом блока памяти. На фиг. 1 представлена cTpyKTyiJfiaH электрическая схема предлагаемого формирователя; на фиг.2 - пример выполнения цифрового интерполятора; входящего в него. Формирователь повторяющихся частотно-модулированных сигналов содержит первый сумматор 1, дифроаналоговый преобразователь (ЦАП) 2, фильтр блок 4 автоподстройкй частоты, аналого-цифровой преобразователь (АЦП) 5, второй сумматор 6, блок 7 памяти, блок 8 управления, блок 9 адресации, блок 10 вычисления разностей, цифровой интерполятор 11. Формирователь работает следующим образом. Сигнал ошибки из блока 4 автоподстройки частоты после преобразования к цифровому виду используется для формирования компенсирующего напряже ния, подаваемого на управляющий вход блока 4 автоподстройки- частоты. Во зможность применения такого компенси рующего напряжения основывается на повторяемости ошибок в блоке 4 авто подстройки частоты от одного период к другому. При рассмотрении процесса формирования компенсирующего напряжения e(t) будем считать, что на вход АЦП 5 поступает дискретный сигнал ощибки e(t) с периодом дискретизаци Тд. Через такое же время осуществляются считывание и запись информац в блоке 7 памяти. Порядок считывани и записи определяется командами, поступающими с блока 9 адресации, тактируемого импульсами с второго выхода блока 8 управления, следующи ми с периодом Тд. По сигналу с второго выхода блока 8 управления в блоке 9 адресации осуществляется установка начальных условий. Для работы цифрового интерполятора 11. наряду с импульсами, поступающими с второго выхода блока 8 управления используются тактовые импульсы повы шенной частоты следования, период .которых 1Гд Тд/2, где с{, - целое число. Эти импульсы подаются на циф ровой интерполятор 11 с третьего вы хода блока 8 управления. Код ё. . (q,) , используемый для ком пенсации регулярной помехи, формируется на выходе первого сумматора 1 в соответствии с интерполяционной формулой Шту-4t , (Ч-Я-Ч -) , п 1 n.i q, 1,. . ., (Тд/t) - целые числа,формируемые по импульсам, поступающим с третьего выхода блока 8 управления. -конечные разносn.i-n n,i ти первого порядка } г,, 1,,-конечные разности второго порядка;n,,.i конечные разности П-го порядка. КодыД -, 42,, з,.. . Ип,1 формируются в блокеIO вычисления разностей по значениям ё. ..е, s% ,-4п извлекаемым из блока 7 памяти. Цифровой интерполятор 11 (фиг.2) выполняется в виде вычислительного устройства, содержащего сумматоры, умножители и делители кодов, В то же время при линейной или квадратичной интерполяции он реализуется существенно проще. Цифровой интерполятор содер ::ит сумматор 12, первый, второй и третий накопители 13 - 15. Код - формируется на выкоде первого накопителя iS, а на выходе третьего накопителя 15 формируется код 0,5i(cj,-1) d2|i . Тактирование накопителей 13 - 15 осуществляется импульсами, следующими с периодом ид повторения, а импульсы с второго выхода блока 8 управления обеспечивают установку их начальных условий. Предлагаемый формирователь позволяет существенно повысить точность аппроксимации регулярной помехи и применить для сглаживания фильтр с меньшей постоянной в емени, что делает более устойчивой работу блока автоподстройки частоты и в конечном счете приводит к значительному уменьшению отклонений от заданного закона модуляции.

f( ncpSony

eyHffa/nfffly

i -ewLL.

M

15

0m S/IOM

}

ynpolf efft/л

r

Л7,1

//

Off)

/003ffOC/3 fU

JLJ

г,г

74

фаг. 2

ФОРШРОВАТЕЛЬ ПОВТОРЯЩИХСЯ ЧАСТОТНО-МОДУЛИРОВАННЫХ СИГНАЛОВ, содержащий последовательно соединенные первый сумматор, цифроаналоговый преобразователь, фильтр, блок автоподстройки частоты, аналого-цифровой преобразователь, второй сумматор и блок памяти, адресные входы которого соединены с соответствующими выходами блока адресации, а также блок управления, первый и второй выходы которого соединены с соответствующими входами синхронизации блока автоподстройки частоты и соответственно с установочным входом и входом тактирующих импульсов блока адресации, о тличающийся тем, что, с целью уменьшения отклонений от заданного закона модуляции, в него введены последовательно соединенные блок вычисления разностей, входы которого соединены с соответствующими выходами блока памяти, и цифровой интерполятор, выход котороС 9 го соединен с первым входом первого сумматора, при этом установочный и (Л тактирующий входы цифрового интерполятора соединены соответственно с вторым и третьим выходами блока управления, а вторые входы первого и второго сумматоров соединены с первым выходом блока памяти. о 00 4 СО 4;;