Устройство для одноканального фазового управления тиристорным преобразователем Советский патент 1984 года по МПК H02P13/16 

Изобретение относится к электротехнике и может быть использовано в преобразовательной технике для управления многофазными тиристорными преобразователями, в частности трехфазными регуляторами переменного напряжения, работающими в широком диапазоне изменения угла управления, Известны устройства одноканального управления аналогового типа, содержащие один канал формирования и фазового смещения управляющих импульсов, а также распределитель этих импульсов по тиристорам преобразователя i I . Фазовое смещение управляющих импульсов в диапазоне 180 эл.град. в данных устройствах обеспечивается при наличии трех последовательно включенных блоков временной задержки. Поочередное срабатывание всех трех блоков задержки, предшествующее выработке управляющего импульса, является причиной запаздывания реакции устройства на изменение управляющего сигнала. В связи с этим указанные устройства управления имеют ограниченное быстродействие и сравнительно низкую статическую и динамическую точность. Известны также цифровые устройства одноканального управления тиристорами, в которых изменение фазы управляющих импVльcoв в сколь угодно широком диапазоне удается обеспечить с помощью одного блока задержки 2 . Однако ввиду сложности применение последних для управления тиристорными регуляторами в большинстве случаев не целесообразно. Наиболее близким к предлагаемому по технической сущности является аналоговое устройство для фазового .B ления, содержащее формирователь синх роимпульсов, блок фазового смещения, выполненный на базе трех генераторов опорного напряжения, и распределитель управляющих импульсов СЗ 3 . Недостатками известного устройства язляются ограниченное быстродействие и низкая точность в связи с запаздьгоа нием реакции на изменение .управляющего напряжения. Цель изобретения - повышение быст родействияи точности работы устройств Поставленная цель достигается тем что в устройстве для одноканального фазового управления тиристорным преобразователем, содержащем формирователь синхроимпульсов с m выходами, каждый из которых соединен с входом фазосдвигающего блока, распределитель управляющих импульсов, фазосдвигающий блок вьтолнен в виде генератора опорного напряжения и п элементов сравнения, первые входы которых соединены с выходом генератора опорного напряжения, а вторые входы - с соответствующим источником управляющего напряжения, равного (п-1) 1 где - напряжение смещения, распределитель управляющих импульсов выполнен в виде га каналов, по числу фаз, каждый из которых состоит из п блоков и п-входового элемента ИЛИ, каждый блок выполнен в виде элемента памяти, дифференцирующей цепи, -элемента И и (mn-m-t-l) входового элемента ИЛИ, причем первый вход элемента памяти соединен с соответствующим выходом формирователя синхроимпульсов, второй вход - с выходом (mn-m- - ) входового элемента ИЛИ, а через дифференцирующую цепь - с первым входом элемента И, второй вход которого соединен с выходом соответствующего элемента совпадения фазосдвигающего блока, а выход - с соответствующим входом п-входового элемента ИЛИ,, первый вход (mn-m+I) входового элемента ИЛИ соединен с выходом соответствующего элемента сравнения фазосдвигающего блока, а остальные входы - с выходами элементов И .тех блоков, входы элементов памяти которых соединены с другими выходами формирователя синхроимпульсов. На фиг,1 представлена блок-схема устройства; на фиг. 2 - временные диаграммы, поясняющие его работу на примере возрастающего напряжения управления. Силовая часть преобразователя выполнена на симметричньй тиристорах (симисторах)5 и питание ее, как и устройства управления, происходит от общей трехфазйой.сети. Устройство содержит формирователь Л синхроимпульсов с тремя выходами 2-4, фазосдвигающий блок 5, состоящий из генератора 6 опорного напряжения, элементов 7-9 сравнения, распределитель управляющих импульсов, выполненный в виде трех каналов . Канал 10 распределителя состоит из трех блоков, каждый из которых содержит элемент памяти (триггеры. ) I 3 - 15, двухвходовые элементы И 16 - 18, дифференцирующую цепь 19-21, (mn-m+1)-входовые элементы ИЛИ 22-24 и входовой элемент ИЛИ 25, причем первые входы элементов памяти 13-15 соединены с соответствующими выходами формирователя синхроимпульсов, а вторые входы - с выходом (mn-m+1) входовых элементов ИЛИ 22-24, выходы элементов 13-15 памяти через дифференцирующие цепочки 19-21 соединены с первым входом элементов И 16-18, выходы элементов И 16-18 соединены с входами п-входового элемента ИЛИ 25. Канал 11 распределителя содержит три блока, каждый из которых содержит элемент памяти (триггеры) 26-28, двух входовой элемент И 29-31, дИФеренцирующую цепь 32-34, (mn-m+1)- входовой элемент ИЛИ 35-37, п-входовой эле мент ИЛИ 38,канал,. 12 распределителя содержит три блока, каждый из которых содержит элемент памяти (тpиггepы 39-41, двухвходовой элемент И 42-44, дифференцирующую цепь 45-47, (mn-щ+1)-входовой элемент ИЛИ 48-50, п-входовой элемент ИЛИ 51. Принцип соединения элементов блоко,в каналов 11 и I2 аналогичен принципу / соединения элементов блоков канала 10 Выход элемента 7 сравнения соединен с входами элементов И 16 - 18 и с первым входом (mn-m+1)-входового элемента ИЛИ 22, 35 и 48 соответственно. Выход элемента 8 сравнения соединен с входами эле ментов И 17, 30 и 43 и с первым входом (mn-m+1)-входового элемента ИЛИ 23, 36 и 49 соответственно. Выход элемента 9 сравнения соединен с входами элементов И 18, 31 и 44 и с первым входом (mn-m+1)-входового элемента ИЛИ 24, 37 и 50 соответствен . Остальные входы (mn-m+1)-входового элемента ИЛИ 22 соединены с выходами элементов И 17, 18, 29, 30,42 и 44, остальные входы (mn-m+1)-входового элемента 23 соединены с выходами элементов И 16,18,30,31,42 и 43, остальные входы (mn-in+1)-входового элемента ИЛИ 24 соединены с выходами элементов И 16,17,29,31,43 и 44, остальные входы (mn-m+17 входового элемента ИЛИ соединены с выходами эле ментов И 16,18,30,31,42 и 43; рсталь 10 , 4 входы (mn-m+1)-входового элемента ИЛИ 36 соединены с выходами элементов И 16, 17, 29,31, 43 и 44, остальные входы (mn-m+1)- входового элемента ИЛИ 37 соединены с выходами элементов И 17,18,29,30,42 и 44, остальные входы (mn-m+l) входового элемента ИЛИ 48 соединены с выходами элементов И 16, 17,29,31,43 и 44, остальные входы (mn-m+1)-входового элемента 49 соединены с выходами элементов И 17,18,29,30,42 и 44, остальные входы (тп-т+1)-вхо дового элемента ИЛИ 50 соединены с выходами элементов И 16,18,30,31,42 и 43. На фиг.2 обозначены выходные сигналы формирователя синхроимпульUj, и , выходные сигналы генератора опорного напряжения U, сигналы, поступающие на вторые входы элементов сравнения 7-9, U , и - и, соответственно, где напряжение смещения постоянно и равно амплитуде опорного напряжения генератора 6 опорного напряжения, выходные сигналы блоков 7,8,9,13,14, 15,25,26,27,28,38,39,40,41,51 V-, , Ug, Ug,Ui3, и, и 5, U2J, и. 2 2в Зв 39 соответственно Устройство работает следующим образом. При подаче напряжения сетИ на вход формирователя синхроимпульсов на его выходах 2-4 формируются кратковременные импульсы, фаза которых совпадает с моментами перехода напряжений через ноль (фиг. 2). При этом импульсы на выходе 2 опережают на 60 эл.град. импульсы на выходе 3, а последние также опережают импульсы на выходе 4. Г приходом каждого синхроимпульса происходит запуск генератора 6 опорного напРяжения поэтому частота опорного напряжения в шесть раз превьщ1ает частоту сети. В моменты равенства управляющего и опорного напряжений на выходах элементов 7-9 сравнения появляются кратковременные управляющие импульсы. Однако, если управляющее напряжение по величине не превышает амплитуды опорного напряжения О i U , U , управляющие импульсы появятся лищь на выходе элемента 7„ сравнения, так как в этом случае результирующий управляющий сигнал на выходах элементов 8 и 9 сравнения будет иметь отрицательный знак. Тогда, если в исходном состояНИИ канала 10 все элементы памяти на ходились в состоянии 1, с приходом синхроимпульса с выхода 3 на первый вход элемента 13 последний перейдет в состояние О. Первый управляющий импульс, выделившийся после этого на выходе элемента 7 сравнения, пост пит на вход (1ПП-1П+1) входового элемента ИЛИ 22 и далее на второй вход. элемента 13, возвращая последний в состояние l. При этом благодаря наличию дифференцирующей цепи 19 на первом входе элемента И 16 выделяется кратковременный импульс положительной полярности. Одновременно такой же импульс поступает на второй вход элемента И 16 с выхода элемента 7 сравнения. Ввиду наличия сигнала высокого уровня на обоих входах элемента 16 совпадения, управляю щий импульс выделится на выходе этого элемента и далее будет подан на один из входов п-входового элемента ИЛИ 25, вьтолняющего Функции суммирования сигналов, поступающих с элементов 16-18. С выхода элемента ИЛИ 25 управл}пощий импульс поступает на управляющий электрод симистора фазы А с задержкой относительно на полуволны фазного напряжения на угол управления 120-6оС 180°, при этом устройство управления возвращается в исходное состояние. Если управляющее напряжение возрастет и оказывается в пределах ,2и ,то управляющие импульсы выделяются лишь на выходе элемента 8 сравнения. В этом случае с приходом синхроимпульса с выхода 4 на первый вход элемента 14 памяти, последний переходит в состояние О. Вновь в состояние I его возвращает управляющий импульс, поступивший на вход элемента ИЛИ 23 с выхода элемента 8 и далее на второй вход элемента 14. При этом на обоих входах элемента 17 совпадения выделяется импульс положи тельной полярности, что приводит к появлению управляющего импульса на выходе элемента ИЛИ 25. Однако в отличие от рассмотренного выше случая управляющие импульсы будут подаватьс на симистор фазы А в диапазоне углов об I 20°, так как синхроимпульсы поступающие на вход элемента 14, отстают от синхроимпульсов, поступающи на вход элемента 13, на 60°. Наконец, если управляющее напряже ние окажется по величине в пределах 1 6 и Зи ,то управляющие импульсы начнут выделяться на выходе элемента 9 сравнения. Тогда эти импульсы будут подаваться на второй вход элемента. 15 памяти.,возвращая его в исходное сос111IIтояние 1 дпосле прихода синхроимпульса с выхода 2 формирователя 1. При этом принцип действия устройства будет аналогичен рассмотренному. Однако,ввиду отставания синхроимпульсов, поступающих на вход элемента 15 от синхроимпульсов на входе элемента 14 на 60° управляющие импульсы будут подаваться с выхода элемента ИЛИ 25 на симистор фазы А в диапазоне углов управления О о 60 . Остсшьные каналы распределителя работают аналогично. Для того, чтобы исключить возможность одновременной выработки импульсов в разных каналах распределителя, управляющие импульсы, поступающие на выход канала, одновременно с этим переводят в состояние элементы памяти всех тех блоков, которые подключены к двум другим фазам на выходе формирователя синхроим пульсов, с этой целью выходы элементов И соединены с вторыми входами соответствующих элементов памяти посредством семивходовых элементов ИЛИ. Каждая из этих элементов суммирует импульсы, вырабатываемые во всех других блоках распределителя, кроме двух блоков, подключенных к той же фазе на выходе формирователя синхроимпульсов. Такое построение распределителя исключает появление ложных импульсов и одновременно делает возможным выработку управляющих импульсов при быстрых изменениях управляющего напряжения от нуля от максимума в течение одного периода опорного напряже«ия. Диапазон регулирования описанного устройства лежит в пределах 180, так как при возрастании управляющего напряжения свьшге U 3U. формирование управляющих импульсов элементов 7-9 сравнения становится невозможньи. При необходимости расширения диапазона регулирования увеличивается число схем сравнения и ячеек распределителя. Использование одного генератора опорного напряжения вместо трех выгодно отличает предлагаемое устройство от прототипа,так как при этом исключается запаздывание в процессе формирования управляющих импульсов.

В результате обеспечивается повышение быстродействия и точности устройства, что особенно важно при использовании его в замкнутых системах автоматического регулирования. Устройство обеспечивает возможность ус,тановки нулевого угла управления, что необходимо для полного использования тиристорных преобразователей по мощности. Возможность изготовления этого устройства на базе простейших типовых элементов современной микросхемотехники упрощает его изготовление, наладку и эксплуата N./

цию, обеспечивает высокую надежность в работе. Отмеченные достоинства расширяют области применения устройства; одной из них может стать автоматизированный тиристорный электропривод.

По сравнению с базовым предлагаемое устройство имеет неоспоримое преимущество, заключающееся в повышенной симметрии и точности формирования управляющих иьшульсов, а также простоте и технологичности изготовления.

Vy-UriUj-EUft

Фиг f

УСТРОЙСТВО ДЛЯ ОДНОКАНАЛЬНОГО ФАЗОВОГО УПРАВЛЕНИЯ ТИРИСТОРНЫМ ПРЕОБРАЗОВАТЕЛЕМ, содержащее формирователь синхроимпульсов с гавыходами, каждый из которых соединен с входом фазосдвигающего блока, распределитель управляющих импульсов, отличающеес я тем, что, с целью повышения быстродействия и точности работы, фазосдвигаюший блок выполнен в виде генератора опорного напряжения и п элементов сравнения, первые входы которых соединены с выходом генератора опорного напряжения, а вторые ,входы - с соответствующим источником управляющего напряжения, равного „р -(п-1)и. , где и - напряжение смещения, распоеделитель управляющих импульсов выполнен в виде m каналов по чисду фаз, каждый из которых состоит из п -блоков, и п -входового элемента ИЛИ,каждый блок. вьшолнен в виде элемента памяти, дифференцирующей цепи, элемента И и (mn-m+l) входового элемента ИЛИ, причем первый вход элемента памяти соеди- g $ нен с соответствующим выходом форми(Л рователя синхроимпульсов, второй входс выходом (mn-m+1) входового элемента ИЛИ, а выход - через дифференцирующую цепь - с первым входом элемента И, второй вход которого соединен с с выходом соответствующего элемента совпадения фазосдвигающего блока, а выход - с соответствующим входом п- входового элемента ИЛИ, первый вход (mn-m+l) входового элемента ИЛИ соединен с выходом соответствующего элемента сравнения фазосдвигающего блока, а остальные входы - с выходами элементов И тех блоков, входы элементов памяти которых соединены с другими выходами формирователя синхроимпульсов .