Устройство для записи информации в оперативную память Советский патент 1984 года по МПК G11C7/00 

третий выходы первого дешифратора подключены к третьим установочным входам четвертого и пятого триггеров, второй выход первого дешифратора подключен к четвертому входу пятого элемента И, четвертый и пятый выходы первого дешифратора подключены к тре- тьим установочным входам второго и третьего триггеров соответственноо

УСТРОЙСТВО ДЛЯ ЗАПИСИ ИНФОРМАЦИИ Б ОПЕРАТИВНУЮ ПАМЯТЬ, содержащее первьй счетчик, первый и второй дешифраторы, первые элемент И и триггер, коммутаторы с первого по пятый, выходы которых подключены ко входам блока ввода информации,датчик кодов, переключатель, причем одни из выходов первого счетчика подключены к информационным входам первого дешифратора, другие к информан.ионным входам второго дешифратора, выходы дешифраторов подключены к информационным входам коммутаторов, отличающе е с я тем, что, с целью упрощения устройства, в него введены второй счетчик, элемент ИЛИ и элементы Ии триггеры со второго по пятый, причем первый выход второго дешифратора подключен к управляющему входу первого коммутатора и первым установочным входам второго и третьего триггеров, второй выход второго дешифратора подключен к первым входам первого и второго элементов И, треТий выход второго дешифратора подключен к первым входам третьего и четвертого элементов И, четвертый выход второго дешифратора подключен к первым установочным входам четвертого и пятого триггеров, выходы элементов И с первого по четвертый подключены соответственно к управляющим входам коммутаторов со второго по пятый, выход пятого элемента И подключен к первому входу элемента ИЛИ, выход первого триггера подключен ко вторым установочным входам второго и третьего триггеров и второму входу элемента ИЛИ, прямой и инверсный выходы второго триггера подключены соответственно ко вторым входам первого и второго элементов И, прямой и инверсньш выходы третьего триггера подключены соответственно ко вторым входам третьего и четвертого элементов И, прямой выход четвертого триггера подключен к первому входу пятого элемента И, второму установочному входу пятого триггера, а инверсный выход - ко входу сброса пятого триггера, выход которого подключен ко второму входу пятого элемента И, выход датчика кодов подключен к первому установочному входу первого триггера, первый выход переключателя подключен ко входу сброса четвертого триггера, второй выход переключателя - ко второму установочному входу четвертого триггера, входы сброса второго счетчика, первого триггера и счетный вход первого счетчика соединены и являются первым входом устройства, счетный вход второго счетчика, управляющий вход второго дешифратора, второй установочный вход первого триггера и третий вход пятого элемента И объединены и являются вторым входом устройства, вькодом которого является выход элемента ИЛИ, выход второго счетчика подключен ко входам сброса первого счетчика, вто рого и третьего триггеров, первьй и

Изобретение относится к вычислительной технике и может быть использовано для записи информации в опера тивную память. Известно устройство для записи информации в оперативную память, содержащее генератор, счетчик,дешифра торы, блок ввода, коммутаторы, преобразователь кода tlX Однако это устройство имеет малое быстродействие при коммутации различ ных информационных сигналов с целью Последовательного вывода их на элементы индикации, количество которых ограничено. Наиболее близким техническим реше нием к предлагаемому является устрой ство для записи информации в опе;рати ную память, содержащее генератор им пульсов, триггер, счетчик, дешифрато ры с первого по пятьй, элемент И, блок ввода, преобразователь кода, первьй KOMNryTaTOp, причем первый выход генератора импульсов подключен к счетному входу счетчика, второй выкод - к управляющему входу дешифратора, первые выходы счетчика подключены ко входам первого дешифратора, вторые выходы счетчика подключены ко входам второго дешифратора и ко входам ввода параллельного кода преобразователя кода, третьи и четвертые выходы счетчика подключены ко входам третьего и четвертого дешифраторов соответственно, первые выходы первого и второго дешифраторов подключены к первому и второму входу первого элемента И, выходы с пятого по восьмой второго дешифратора подключены к управляющим входам с первого по четвертый преобразователя кода, первый выход третьего дешифратора подключен к третьему входу элемента И и пятому управляющему входу преобразователя кода, второй и третий выходы третьего дешифратора подключены соответственно к шестому и седьмому управляющим входам преобразозателя кода, первьй выход четвертого дешифратора подключен к управляющему входу третьего дешифратора, вьпсод элемента И подключен ко входу установки О преобразователя кода, выходы пятого дешифратора подключены к управляющим входам первого коммутатора, входы которого подключены к информационным входам устройства 2. Недостатком этого устройства являются большие аппаратурные затраты. Кроме того, большое число электрических связей с блоком ввода препятствует удалению его на большие расстояния от устройства для создания более выгодных условий работы. Цель изобретения - упрощение устройства. Поставленная цель достигается тем, что в устройство для записи информации в оперативную память, содержащее первьй счетчик, первьй и второй дешифраторы, первые элемент И и триггер, коммутаторы с первого по пятьй, выходы которых подключены ко входам блока ввода информации, датчик кодов, переключатель, причем одни из выходов первого счетчика подключены к информационным входам первого дешифратора, другие - к информационным входам второ-, го дешифратора,выходы дешифраторов подключены к информационным входам коммутаторов, введены второй счетчик,элемент ИЛИ и элементы И и триггеры со второго по пятыД, причем первый выход второго дешифратора подключен к управляющему входу первого- коммутатора и первым установочным входам второго и третьего триггеров, второй выход второго дешифратора подключен к первым входам первого и второго элементов И, третий выход второго дешифратора п одключен к первым входам третьего и четвертого элементов И, четвертый выход второго дешифратора подключен к первым установочным входам четвертого и пятого триггеров, выходы элементов И с первого по четвертьш подключе ны соответственно к управляющим входам коммутаторов со второго по пятый выход пятого элемента И подключен к первому входу элемента ИЛИ, выход первого триггера подключен ко вторым установочным входам второго и третье го триггеров и второму входу элемента ИЛИ, прямой и инверсный выходы вто рого триггера подключены соответственно ко вторьш входам первого и второго элементов И, прямой и инверс ньш выходы третьего триггера подключены соответственно ко вторым входам третьего и четвертого элементов И, прямой выход четвертого триггера под ключен к первому входу пятого элемен та И, второму установочному входу пятого триггера, а инверсный выход - ко входу сброса пятого триггера, выход которого подключен ко второму вх ду пятого элемента И, выход датчика кодрв подключен к первому установочному ВХОДУ первого триггера, первый выход переключателя подключен ко входу сброса четвертого триггера, второй выход переключателя - ко второму установочному входу четвертого триггера, входы сброса второго счетчика, первого триггера и счетный вход первого счетчика соединены и яв ляются первым входом устройства, сче ньй вход второго счетчика, управляющий вход второго дешифратора, второй установочный вход первого триггера и третий вход пятого элемента И объеди нены и являются вторым.входом устрой ства, выходом которого является выход элемента ИЛИ, выход второго счет -чика под1слючен ко входам сброса первого счетчика, второго и третьего триггеров, первый и третий выходы пер вого дешифратора подключены соответственно к третьим установочным входам четвертого и пятого триггеров, второй выход первого дешифратора под ключен к четвертому входу пятого эле мента И, четвертый и пятый выходы первого дешифратора подключены к тре тьим установочным входам второго и третьего триггеров соответственно. . На фиг. 1 приведена структурная схема устройства для записи информа1Ц1И в оперативную память; на фиг. 2схема иллюстрирующая закон размещения обмоток координаты X блока ввода информации, вьтолненного в виде планшета. Устройство содержит (фиг. 1) перBbrii и второй счетчики 1 и 2, первый и второй дешифраторы 3 и 4, элементы И 5-9 с первого по пятый, датчик 10 кодов, элемент ИЛИ 11, триггеры 1216 с первого по пятый, коммутаторы 17-21 с первого по пятый, блок ввода информации,выполненный в виде планшета 22, переключатель 23. Позициями 24-91 обозначены соединения между блоками устройства, 92 и 93 - входы устройства, 94 - выход устройства. Выходы 56 и 57 коммутатора 17 подключены к одноименньгм петлеобразным кодирующим обмоткам координаты X планшета (фиг. 2,), выходы 58 и 59 подключены к одноименным петлеобразным обмоткам координаты Y планшета 22, выходы 60-67 коммутатора 17 ы выходы 68-75 коммутатора 19 подключены к од ноименным одноконтурным кодирующим обмоткам координаты X планшета 22. Выходы 76-83 коммутатора 20 и выходы 84-91 коммутатора 21 подключены к одноименпьпм одноконтурным обмоткам координаты Y планшета 22. Координатное поле планшета 22 разделено на 1024 прямоугольника (на фиг. 2 не показано ). Оптимальная длина сторон прямоугольника 5-50 мм. Устройство работает только при поступлении внешних синхроимпульсов Не. оба входа 92 и 93. При этом начинают работать счетчик 1 и дешифраторы 3 и Д, Во время действия импульсов на выходе 40 дешифратора 4 сигнапы с выходов 36-39 дешифратора 3 проходят через коммутатор 17, производя последовательный опрос дву:х петлеобразных обмоток 56 и 57 координаты X и двух петлеобразных обмоток 58 и 59 координаты Y. В результате опроса кодирующих обмоток на выходе 49 дат .чика 10 появляются сигналы, воздействующие на вход триггера 12. Единичный сигнал на выходе 49 датчика 10 появляется только при положении его над единичной областью координатного поля планшета 22, образуемой опрашиваемой петлеобразной обмоткой , Во время опроса координаты 56 X и обмотки 58 координаты Y единичные сигналы датчика 10 через триггер 12 производят установку триггеров ;з и 14 в положение 1. Во время действия импульсов на выходе 41 дешифраS1тора 4 сигналы с выходов 32-39 дешифратора 3 проходят через коммутатор 18 в случае установки триггера 1,3 в положение 1 или через комкутатор 19, если триггер 13 установлен в состояние О, Коммутатор 18 опраши-вает только одноконтурные обмотки 60-67 координаты X. Во время действия импульсов на выходе 41 дешифрато ра 4 на выходе 49 датчика 10 может появиться только один единичный сигнсыт. Во время действия импульсов на выходе 42 дешифратора 4 сигналы с выходов 32-39 дешифратора 3 проходят через коммутатор 20 в случае поступления управляющего сигнала с ггря мого выхода .27 триггера 14 через эле мент И 7 или через коммутатор 21, если триггер 4 находится в состоянии О. Коммутатор 20 опрашивает только одноконтурные обмотки 76-83 координаты Y, а коммутатор 21 - одноконтурные обмотки 84-91 координаты Y, Во время действия импульсов на выходе 42 дешифратора 4 на выходе 49 датчика 10 молсет появиться только один единичный сигнал. Все сигналы с выхода 49 датчика 10 через триггер 12 и элемент Р1)И 11 поступают на выход 94 устройства. Во время действия импульсов на выходе 43 дешифратора 4 2 в случае работы пераключателя 23 происходит последовательная установка в положение 1 триггеров .15 и 16, в результате чего на выходе 48 элемента И 9 формируется одиночный сигнал, поступающий через элемент РШИ 11 на выход 94 устройства. При снятии сигнала на входе 92 сигнал с выхода 50 счетчика 2 производит установку счетчика I, триггеров 13 - 14 в положение О и работа дешиАраторов 3 и 4 прекращается. В это время на вход 93 может поступать сигнал сигнализадии на элемент индикадии(не показан на фиг. 1). Технико-экономическое преимуп1ество предложенного устройства заключается в том, что в нем повышена надежность в случае удаления планшета на большие расстояния за счет уменьшения числа магистральных связей, приемопередатчиков и cн c ceния требования к . форме и длительности импульсов синкронизадии, Устройство не содержит распределителя сигналов построенного на громоздких линиях задержки, что значительно его упрощает. Кроме того, по одному из двух входов 92 или 93 может передаваться сигнал индикации в момент отсутствия синхроимпульса.