Устройство для решения игровых задач на вычислительных сетях Советский патент 1984 года по МПК G06F15/173 

ми схем сравнения и элементов задержки селектора ветви сети и вторь1ми входами третьих элементов И модулей узлов сети, выходы распределителя импульсов блока управления через группу входов первого коммутатора блока управления соединены с соответствующими входами первого элемента ИЛИ блока управления, выход Г1-ГО разряда распределителя импульсов блока управления соединен с тактовым входом генератора одиночных Импульсов, входом синхронизации регистра сдвига блока управления, нулевым входом первого триггера блока управления, входом первого элемента задержки блока управления, входом сброса сумматора блока формирования параметров управления, входами сброса сумматоров, формирователей модуля и нулевыми входами триггеров блока формирования приращений координат, входами сброса сумматоров, первым входом сброса формирователя модуля, первыми входами первого и второго элементов И блока формирования приращений функционала, вторыми входами первого и третьего элементов И, третьим входом второго элемента И и первыми входами триггеров селектора ветви сети, вторыми входами пятого и шестого элементов И каждой модели узла сети, выход первого элемента ИЛИ блока управления соединен с первым входом второго элемента И блока управления, второй вход которого подключен к единичному вьсходу первого триггера блока управшения, входы группы элементов индика ции блока управления соединены с выходами счетчика блока управления, информационный вход которого соединен с выходом первого элемента И блока управления, второй вход которого соединен с входом первого элемента индикации блока управления и подключен к единичному выходу второго триггера блока управления, единичный выход третьего триггера блока управления соединен с входом рторого элемента индикации блока управления и первым входом третьего элемента И блока управления, выход которого соединен с первым входом третьего элемента ИЛИ блока управления, выход которого подключен к информационному входу регистра сдвига блока управления, ёдиничHotr/ входу третьего триггера блока управления, первому входу четвертого элемента И блока управления и через

второй элемент задержки блока управления - к счетному входу четве.ртого триггера блока управления, единичный выход которого соединен с вторым входом четвертого элемента И блока управления, выход генератора одиночных импульсов блока управления соединен с первым входом второго коммутатора блока управления, первый выход которого подключен к единичному входу первого триггера блока управления, второй выход - к второму входу третьего элемента ИЛИ блока управления, а третий выход - к единичному входу второго триггера блока управления и первому входу четвертого коммутатора блока управления, первый вход третьего коммутатора блока управлени подключен к единичному выходу первого триггера блока управления, вход первого коммутатора блока управления и вторые входы второго, третьего, четвертого, пятого, шестого, седьмого и восьмого коммутаторов блока управления соединены с общей шиной устройства, выходы третьего коммутатора блока управления подключены к управляющим входам соответствующих регистров сдвига блока формирования параметров движения и блока формирования параметров управления, выходы четвертого коммутатора блока управления соединены с входами первых элементов И моделей узлов сети, выход пятого коммутатора блока управления подключен к входу запуска генератора одиночных импульсов, вход элемента НЕ блока управления соединен с общей шиной устройства, а выход подключен к первым входам пятого шестого, седьмого и восьмого коммутаторов блока управления, выход шестого коммутатора блока управления соединен с входом сброса счетчика блока управления, нулевыми входами (первых и третьих триггеров моделей узлов и вторыми нулевыми входами вторых триггеров моделей уэлов, нулевыми входами третьих триггеров моделей ветвей, выход сельмого коммутатора блока управления соединен с первыми входами второго и четвертого элментов ИЛИ блока управления, нулевым входом четвертого триггера блока управления , входами управления регистров сдвига блока формирования приращния координат, входом сброса счетчик блока формирования приращений функци нала, первым входом элемента ИЛИ блока формирования приращений функционала, входами сброса счетчиков селектора узла сети, входами сброса счетчиков моделей узлов и нулевыми входами первого и второго триггеров моделей ветвей, выход восьмого коммутатора блока управления соединен с управляющим входом первого формирователя дополнительного кода блока формирования параметров управления, нулевой вход второго триггера блока управления соединен с выходом второго элемента ИЛИ блока управления, второй вход которого Соединен с выходом первого элемента ИЛИ и первым входом четвертого элемента ИЛИ модели конечйого узла сети, второй вход третьего элемента И блока управления соединен с нулевыми входами первого и второго триггеров блока формирования приращений функционала и подключен к выходу элемента РШИ блока формирования приращений функционала, выход второго элемента И блока управления соединен с входами ввода данных регистров сдвига блока формирования параметров движения и блока формирования параметров управления, выход первого элемента задержки блока управления соединен с входами сброса формирователей дополнительного кода блока формирования параметров управления, с входами сброса формирователей дополнительного кода и вторыми входами сброса формирователей модуля блока формирования приращений координат, с входами сброса блоков дополнительного кода и вторым входом сброса формирователя модуля блока формирования приращений функционала и с входами сброса схем сравнения селектора ветви сети, выход четвертого элемента И блока управления соединен с единичным входом первого триггера блока формирования приращений координат и информационным входом первого счетчика селектора узла сети, единичный выход четвертого триггера блока управления подключен к входу управления второго формирователя дополнительного кода блока формирования параметров управления, к первому входу седьмого элемента И и через элемент НЕ - к первому входу третьего элемента И блока формирования приращений функционала, выход регистра сдвига блока управлениясоединен с единичным входом первого триггера блока формирования приращений функционала, второй вход четвертого

элемента ИЛИ блока управления подключен к выходу третьего счетчика селектора узла сети, выход первого регист.ра сдвига блока формирования параметров движения соединен с информационным входом первого элемента задержки этого же блока и информационным входом первого Ф9рмирователя дополнительного кода блока формирования приращений функционала, вьтходы первого, третьего и четвертого регистров сдвига блока формирования параметров движения соединены со своими информационными входами через соответственно первый, второй и третий элементы задержки этого же блока, выход второго регистра сдвига блока формировани параметров движения соединен со своим информационным входом и информационным входом второго формирователя дополнительного кода блока формирования приращений координат, выходы первого, второго и третьего элементов задержки блока формирования параметров движения соединены соответственно с информационными входами первого, третьего и четвертого формирователей дополнительного кода блока формирования приращений координат, выходы третьего и четвертого регистров блока формирования параметров движения соединены соответственно с первым входом первого сумматора и первым входом четвертого элемента И блока формирования приращений функционала, выход первого регистра сдвига блока формирования параметров управления соединен с его информационным входом и первым информационным входом сумматора блока формирования параметров управления, выход которого подк.шочен к информационному входу второго формирователя дополнительного кода-этого же блока, выход второго регистра сдвига блока формирования параметров управления соединен с его информационным входом первого формирователя дополнительного кода блока формирования параметров управления, выход которого подключен к второму информационному входу сумматора блока формирования параметров управления, выход второго формирователя дополнительнсЭго кода блока формирования параметров управления подключен к первому информационному входу первого сумматора блока формирования приращений координат, информациоггные выходы первого, второго, третьего и четвертого

ормирователей дополнительного кода лока формирования приращений кооринат соединены с первыми входами соответственно первого, второго, третьего и четвертого элементов И блока формирования приращений координат, управляющие входы первого и четвертого формирователей дополнительного кода блока формирования приращений координат соединены с первым выходом третьего счетчика селектора модели узла сети второй выход которого подключен к управляющим входам второго и третьего

формирователей дополнительного кода блока формирования приращений координат, единичный выход первого триггера блока формирования приращений координат соединен с Входами второго и третьего элементов И блока формирования приращений координат, нулевой выход второго триггера блока формирования приращений координат подключен к первому ВХОДУ пятого элемента И, третьему входу второго элемента И, первому входу щестого элемента И и к третьему входу третьего элемента И блока формирования приращений координат, единичный выход второго триггера блока формирования приращений координат соединен с вторыми входами первого и четвертого элементов И бло- ка формирования приращений координат, нулевой выход третьего триггера блока формирования приращений координат подключен к третьим входам первого и четвертого элементов И и первым входам седьмого и восьмого элементов И блока формирования приращений координат, входы седьмого, пятого, шестого и восьмого элементов И блока формирования приращений координат соединены соотве тственно с выходами первого второго, третьего и четвертого регистров сдвига блока формирования приращений координат, входы ввода данных регистров сдвига блока.формирования приращений координат соединены с общей шиной устройства, входы третьего, четвертого, пятого и шестого сумматоров блока формирования приращений координат соединены орответственно с выходами седьмого и первого,пятого и второго, шестого и третьего, восьмого и четвертого элементов И блока формирования приращений координат, выход третьего сумматора блока формирования приращений координат подключен к информационному входу первого регистра сдвига и первому входу второго сумматора блока формирования приращений координат, выход которого соединен с вторым входом первого сумматора, а второй вход - с выходом четвертого сумматора и информационным входом, второго регистра сдвига блока формирования приращений координат, выход пятого сумматора блока формирования приращений координат подключен к информационному входу третьего регистра сдвига и первому входу седьмого сумматора,выход первого сумматора блока формирования приращений координат подключен к информационному входу первого формировате ря модуля блока формирования приращений координат и первому входу второго коммутатора блока формиро-. вания приращений функционала, выход шестого сумматора блока формирования приращений координат соединен с информационным входом четвертого регистра сдвига и вторым входом седьмого сумматора блока формирования приращений координат, выход которого соединен с информационным входом второго формирователя модуля блока формирования приращений координат и вторым входом второго коммутатора блока формирования приращений функционале, первьй выход первого формирователя модуля блока формирования приращений координат подключен через первый элемент задержки селектора ветви сети к второму входу первой схемы сравнения и непосредственно к первому входу второй схемы сравнения селектора ветви сети, второй выход первого формирователя модуля блока формирования приращений координат соединен с управляющим входом первого формирователя дополнительного кода блока формирования приращений функционала, входом второго элемента НЕ селектора ветви сети, третьими входами четвертого и шестого элементов И и вторым входом восьмого элемента И селектора ветви сети, первый выход второго формирователя модуля блока формирования приращений координат подключен к первому входу первой схемы сравнения селектора ветви сети и через второй элемент задержки селектора ветви сети соединен с вторым входом второй схемы сравнения селектора ветви сети, второй выход второго формирователя модуля блока формирования приращений координат соединен с управляющим входом второго формирователя дополнительного кода блока формирования приращений функционала, с входом первого элемента НЕ и вторыми входами второго, пятого и шестого элементов И селектора ветви сети, единичные входы второго и третьего триггеров блока формирования приращений координат соединены соответственно с выходами первого и второго счетчиков селектора узла сети, первьй и второй входы третьего сумматора блока формирования приращений функционала соединены соответственно с выходами первого и второго коммутаторов этого же блока, выход третьего сумматора блока формирования приращений функционала подключен к информационному входу формирователя модуля функционала блока формирования приращений функционала, выход которого соединен с первым входом пятого элемента И блока формирования гфиращений функционала, выход пятого элемента И блока формирования приращений функционала соединен с первым входом второго сумматора блока формирования приращений функцирйапа, выход которого подключен к второму входу второго элемента И и к входу регистра сдвига блока формирования приращений функционала, выход регистра сдвига блока приращений функционала соединен с первым входом щестого элемента И этого же блока, выход которого соединен с вторым входом второго сумматора блока формирования приращений функционала, единичный выход первого триггера блока формирования приращений функционала соединен с вторыми входами первого, пятого и щестого элементов И блока формирования приращений функционала, выход первого элемента И блока формирования приращений функционала соединен с информационным входом счетчика блока формирования приращений функционала, выход которого подключен к второму входу элемента ИЛИ этого же блока, выход второго элемента И блока формирования приращений функционала соединен с единичным входом второго триггера блока формирования приращений функционала, выход которого подключен к вторым входам третьего и седьмого элементов И блока формирования приращений функционала, выход третьего элемента И блока формирования приращений функционала соединен с третьими входами шестых элементов И

моделей узлов и первыми входами третьих элементов И моделей ветвей, выход четвертого элемента И блока фомирования приращений функционала подключен к второму входу первого сумматора блока формирования приращений функционала, выход которого соединен с информационным входом второго формирователя дополнительного кода блок формирования приращений функционала, выход которого подключен к первому входу первого коммутатора блока формрования приращений функционала, второй вход которого соединен с выходом первого формирователя дополнительного кода блока формирования приращений функционала, управляющие входы первого и второго коммутаторов блока формирования приращений функционала подключены к единичному выходу; третьго триггера и первым входам седьмого и восьмого элементов И селектора ветни сети, второй вход четвертого элемента И блока формирования приращений функционала соединен с единичным выходом второго триггера и первыми входами третьего четвертого, пятого и щестого элементов И селектора ветви сети, выход седьмого элемента И блока формирования приращений функционала подключен к третьему входу пятых элементов И моделей узлов и первому входу вторых элементов И модлей ветвей, первый и второй выходы первой и второй схем сравнения селектора ветви сети подключены к первому и второму входам соответственно первого и второго элементов ШШ селектора ветви сети, выходы первого и второго элементов ИЛИ селектора ве1- ви сети подключены соответственно к первым входам первого и второго элементов И селектора ветви сети, третьи выходы первой и второй схем сравнения селектора ветви сети соединены соответственно с вторым входом второго и первым входом третьего элементов И селектора ветви сети, выходы первого, второго и третьего элементов И селектора ветви сети соединены соответственно с вторыми входами первого, второго и третьего триггеров селектора ветви сети, единичцый выход первого триггера селектора ветви сети подключен к первым входам первого и второго элементов И селектора ветви сети, выход первого элемента НЕ селектора ветви сети соединен с вторыми входами первого.

третьего и четвертого элементов И селектора ветви сети, выход второго элемента НЕ селектора ветви сети соединен с третьими входами третьего и пятого элементов И и вторым входом седьмого элемента И селектора ветви сети, выходы первого, второго, треtbero, четвертого, пятого, шестого, седьмого и восьмого элементов И селектора ветви сети соединены с первыми входами первых элементов И соответствующих моделей ветвей, разрядные выходы первого и второго сЧетчиков селектора узла сети соединены с входами первого и второго дешифраторов селектора узла сети, вьзсод переполнения первого и второго счетчиков селектора узла сети соединены соответственно с информационными входами второго и третьего счетчиков селекторд узла сети, первый и второй выходы третьего счетчика селектора узла сети подключены к первому и второму входам третьего дешифратора селектора узла сети, выходы первого, второго и третьего дешифратог ров селектора узла сети соединены соответственно с первыми, вторыми и третьими входами четвертых элементов И соответствующих моделей узлов, выход первого элемента И модели узла соединен с первым входом первого элемента ИЛИ модели узла, выход которого соединен с первым входом второго элемента И модели узла, нулевые выходы первого и третьего триггеров модели узла соединены с вторым и третьим входами второго элемента И Модели узла, выход которого подключен к единичному входу второго триггера модели узла, единичный выход которого соединен с первым входом третьего элемента И и вторым входом элемента ИЛИНЕ модели узла, первый вход которого соединен с единичным выходом первого триггера модели узла и первым входом четвертого элемента И соответствующей модели ветви, выход третьего элемента И модели узла соединен с первыми входами второго и третьего элементов ИЛИ и информационным входом второго счетчика модели узла, выход четвертого элемента И модели узла соединен с первыми входами пятого и шестого элементов ИЛИ модели узла ц вторым входом первого элемента И соответствующих моделей ветвей, выход пя;Того элемента И модёл и узла подключен к второму входу второго элемента ИЛИ

модели узла,, выход которого соединен с информационным входом первого счет чика модели узла, выход первого счетчика модели узла подключен к единичному входу первого триггера модели узла, выход второго счетчика моделя узла подключен к первому входу сброса второго триггера модели узла, выход шестого элемента И модели узла подключен к второму входу третьего элемента ИЛИ модели узла, выход которого соединен с информационным входом третьего счетчика модели узла, выход третьего счетчика модели узла подключен к единичному входу третьего триггера модели узла, единичный выход которогосоединен с третьим входом элемента ИЛИ-2НЕ модели узла и первым входом пятого элемента И соответствующей модели ветви, выход элемента ИЛИ-НЕ модели узла соединен с первым входом шестого элемента И сортветствующей модели ветви, входы с второго по К-и первого элемента ИЛИ модели узла соединены с единичными выходами третьих триггеров соответствующих моделей ветвей ( - число смежных моделей ветвей), входы с второго ПО -и четвертого элемента ИЛИ модели узла со.:дийены с выходами девятых элементов И соответствующих моделей ветвей, выход четвертого элемента ИЛИ модели узла соединен с первым входом девятых элементов И соответствующих моделей ветвей, выход первого элемента И модели ветви соединен с вторыми входами второго и третьего элементов И модели ветви, выходы которых подключены к единичным входам соответственно первого и второго триггеров модели ветви, единичный выход первого триггера модели ветви соединен с вторым входом четвертого и первым входом.седьмого элементов И модели ветви, единичный выход второго триггера модели ветви соединен с вторым входом пятого и первым входЬм восьмого элементов И модели ветви, выходы четвертого и пятого элементов И модели ветви подключены к входам элемента ИЛИ модели ветви, выход которого соединен с вторым входом шестого элемента И модели ветви, выход шестого элемента И модели ветви соединен с единичным входом третьего триггера модели ветви, единичный выход которого подключен к второму входу девятого элемента И модели ветви, выходы седьмого и восьмого элементов И модели ветии соединены соответственно с входами первого и второго элементов индикации модели ветви, выход девятого элемента И модели ветви соединен и вторыми входами седьмого и восьмого элементов И и входом третьего элемента индикации модели ветви.

2. Устройство по п. 1, отличающееся тем, что формирователь модуля содержит регистр сдвига, формирователь дополнительного кода, триггер и элемент И, причем информационный вход формирователя модуля соединен с информационным входом регистра сдвига и первым входом элемента И, второй вход которого

объединенный с нулевым входом триггера, является первым входом сброса формирователя модуля, выход элемента И соединен с единичным входом триггера, единичный выход которого соединен с управляющим входом формирователя дополнительного кода и является вторым выходом формирователя модуля, синхронизирующий вход регистра сдвига является синхронизирующим входом формирователя модуля, информационный выход регистра соединен с информационным входом формирователя дополнительного кода, а вход сброса формирователя дополнительного кода является вторым входом сброса формирователя модуля.

1. УСТРОЙСТВО ДЛЯ РЕШЕНИЯ ИГРОВЫХ ЗАДАЧ НА ВЫЧИСЛИТЕЛЬНЫХ СЕТЯХ, содержащее блок управления, селектор ветви сети,селектор узла сети и модель сети,включающую модели ветвей, о тличающееся тем, что, с целью расширения функциональных возможностей устройства путем обеспечения возможности решения задач теории дифференциальных игр, в него введены блок формирования параметров движения, включающий четыре регистра сдвига и три элемента задержки, блок формирования параметров управления, включающий два регистра сдвига, два формирователя дополнительного кода и сумматор, блок формирования, приращений координат, включающий четыре формирователя дополнительного кода, четыре регистра сдвига, семь сумматоров, два формирователя модуля, три триггера и восемь элементов И, блок формирования приращений функционала, включающий счетчик, формирова.тель модуля, три сумматора, два формирователя дополнительного кода, два коммутатоIn ейышогЕйА ра, регистр сдвига, два триггера, эле мент ИЛИ, элемент НЕ и семь элементов И, селектор ветви сети содержит две схемы сравнения, три триггера, два элемента задержки, два элемента ИЛИ, одиннадцать элементов И и два элемента НЕ, селектор уз.ла сети содержит три счетчика и три дешифратора, модель сети дополнительно содержит модели уэлов, причем модели узлов и модели ветвей соединены согласно топологии сети, модель узла включает три счетчика, три триггера, шесть элементов И, четыре элемента ИЛИ и элемент ИЛИ-НЕ, модель ветви включает три триггера, девять элементов И, элемент ИЛИ и три элемента индикации, (Л блок управления содержит генератор импульсов, распределитель импульсов, генератор одиночных импульсов, счетчик, регистр сдвига, четыре триггера, четыре элемента И, четыре эле.мента ИЛИ, восемь коммутаторов, два элемента индикации, два элемента задержки, элемент НЕ и группу элементов ин4 СП дикации, причем выход генератора импульсов соединен с первым входом ю первого элемента И блока управления, N5 входом распределителя импульсов, синхронизирующими входами регистров сдвига и элементов задержки блока формирования параметров управления, синхронизирующими входами регистров сдвига блока формирования параметров движения, синхронизирующими входами регистров сдвига и формирователей модуля блока формирования приращений координат, синхронизирующими входами регистра сдвига и формирователя модуля блока формирования приращений функционала, синхронизирующими входя

I

Изобретение относится к вычислительной технике, в частности к устройствам для обработки информации специального назначения, и может быть использовано как специализированное вычислительное устройство для научно-исследовательских целей и моделирования, а также для управления некотор ымй технологическими процессами в различных отраслях промьшшенкости.

Известно устройство, позволяющее моделировать сети на основе сеточньрс моделей и решать краевые задачи теории поля. Устройство содержит сеточную модель, блок граничных условий, блок начальных условий и операционный усилитель Cl J.

Недостатком устройства являются его ограниченные функциональные возможности.

Известно устройство, содержащее модели ветвей, блок автоматического формирования топологии, генератор импульсов и блок управления t23.

Недостатком этого устройства является невозможность рещения игровых задач на вычислительных сетях, а также низкие эксплуатационные характеристики, связанные с высокой трудоемкоетью подготовки исходных данных.

Наиболее близким по технической сущности к изобретению является устро

ство для расчета больщих сетей, содержащее блок моделирования ветвей, первый выход которого соединен с входом а первый вход - с выходом блока управления, первый вход которого связан с первым вьтходом внешнего запоминаницего блока, вход и второй выход которого соединены соответственно с вторым выходом и вторым входом блока моделирования ветвей, и блок элементов памяти, входной и выходной логические коммутаторы и блок поиска фрагментов среды, причем выходы блока элементов памяти соединены соответственно с вхрдами входного логического коммутатора, выходы которого подключены соответственно к группе входов блока моделирования ветвей, первая группа выходов которого соединена соответственно с входами блока поиска фрагментов среды, а вторая группа выходов подключена соответственно к группе входов выходного логического коммутатора, выходы которого соединены соответственно с входами блока элементов памяти, а вход подключен к выходу блока поиска фрагментов среды, кроме того, блок поиска ментов среды содержит матрицу запЬминания направлений, узел передачи направлений, счетчик количества сдвигов и реверсивный регистр сдвига, причем первая группа входов матрицы запоминания направлений является группой входов блока, вторая группа входов матрицы запоминания направлений соответственно соединена с выходами реверсивного регистра сдвига, выходы матрищ 1 запоминания направлеНИИ соединены соответственно с группой входов узла передачи направлений первый выход которого соединен с входом реверсивного регистра сдвига, вто рой выход связан с входом счетчика количества сдвигов, а третий выход является выходом блока, выход счетчика количества сдвигов объединен с входом узла передачи направлений 3 Устройство позволяет определять оптимальные пути в неоднородных непр рывных средах, однако не решает игро вые задачи на вычислительных сетях. Целью изобретения является расширение функциональных возможностей устройства путем обеспечения возможности решения задаг теории дифференциальных игр. Указанная цель достигается тем что в устройство для решения игровых задач на вычислительных сетях, содер жащее блок управления, селектор вет ви сети, селектор узла сети и модель сети, включающую модели ветвей,введены блок формирования параметров движения, включающий четыре регистра сдвига и три элемента задержки, блок формирования параметров управления, включающий два регистра сдвига, два формирователя дополнительного кода и сумматор, блок формирования прират щений координат, включающий четыре формирователя дополнительного кода, четыре регистра сдвига, семь суммато ров, два формирователя модуля, три триггера и восемь элементов И, блок формирования приращений функционала, включающий счетчик, формирователь модуля, три сумматора, два формирова теля дополнительного кода, два комму татора, регистр сдвига, два триггера элемент ИЛИ, элемент НЕ и семь элементов И, селектор ветви сети содер.жит две схемы сравнения, три тригге-/ ра, два элемента задержки, два элемент ИЛИ, одиннадцать элементов И и два элемента НЕ, селектор узла сети содержит три счетчика и три дешиф ратора, модель сети допонительно . содержит модели узлов, причем модели узлов и моделизетвей соединены согласно топологии сети, модель узла ключает три счетчика,, три триггера шесть элементов И, четыре элемента ИЛИ и элемент ИЛИ-НЕ, модель ветви включает три триггера, девять элементов И, элемент ИЛИ и три элемента индикации, блок управления содержит генератор импульсов, распределитель имаульсов,генератор одиночных импульсов, счетчик, регистр сдвига, четыре триггера, четьфе элемента И, четыре элемента ИЛИ, восемь коммутаторов, два элемента индикации, два элемента задержки, элемент НЕ и группу элементов индикации, причем выход генератора импульсов соединен с первым входом первого элемента И блока управления, входом распределителя импульсов, синхронизирующими входами регистров сдвига и элементов задержки блока формирования параметров управления, синхронизирующими входами регистров сдвига блока формирования параметров движения, синхронизирующими входами регистров сдвига и формирователей модуля блока формирования приращений координат, синхронизирующими входами регистра сдвига и формирователя модуля блока формирования приращений функционала, синхронизирующими входами схем сравнения и элементов задержки селектора ветви сети и вторыми входами третьих элементов И модулей узлов сети, выходы распределителя импульсов блока управления через группу входов первого коммутатора блока управления соединены с соответствующими входами первого элемента ИЛИ блока управления, выход п-го разряда распределителя импульсов блока управления соединен с тактовым входом генератора одиночных импульсов, ВХОДОМ синхронизации регистра сдвига блока управления, нулевым входом первого триггера блока управления, входом первого элемента задержки блока управления, входом сброса сумматора блока формирования параметров управления, входами сброса сумматоров, формирователей модуля и нулевыми входами триггеров блока формирования приращений координат, входами сброса сумматора, первым входом сброса формрфователя модуля, первыми входами первого и второго элементов И блока формирования приращений функционала, вторыми входами первого и третьего элементов И, третьим входом второго элемента И и первыми входами триггеров ветви сети, втopы и входаселектораи шестого элементов И кажми пятого дой модели узла сети, выход первого элемента ИЛИ блока управления соеди.нен с первым входом второго элемента И блока управления, второй вход которого подключен к единичному выходу первого триггера блока управления, входы группы элементов индикации блока управления соединены с выходами счетчика блока управления, информационный вход которого соединен с выходом первого элемента И блока управления, второй вход которо го соединен с входом первого элемента индикации блока управления и подключен к единичному выходу второго триггера блока уп ра вления, единичный выход третьего триггера блока управления соединен с входом второго элемента индикации блока управления и первым входом третьего элемента И блока управления, выход которого соединен с первым входом третьего элемента ИЛИ блока управления, выход которого подключен к информационному входу регистра сдвига блока управления, единичному входу третьего триггера блока управления, первому входу четвертого элемента И блока управлесния и через второй элемент задержки блока управления - к счетному входу четверто 7о триггера блока управления единичный выход которого соединен с вторым входом четвертого элемента И блока управления, выход генератора одиночных импульсов блока управления соединен с первым входом второго ком мутатора блока управления, первый выход которого подключен к единичному входу первого триггера блока упра ления, второй выход - к -второму входу третьего элемента ИЛИ блока управ ления, а третий выход - к единичному входу второго триггера блока управле ния и первому входу четвертого коммутатора блока управления, первый вход третьего коммутатора блока управления подключен к единичному ВЫХОДУ первого триггера блока управления, вход первого коммутатора блока управления и вторые входы второго третьего, четвертого, пятого, шестого, седьмого и восьмого коммутаторов блока управления соединены с общей шиной устройства, выходы третьего коммутатора блока управления подключены к управляющим входам соответствующих регистров сдвига блока формирования параметров движения и блока формирования параметров управления, выходы четвертого коммутатора блока управления соединены с входами первых элементов И моделей узлов сети, выход пятого коммутатора блока управления подключен к входу запуска генератора одиночных импульсов, вход элемента НЕ блока управления соединен с общей шиной устройства, а выход подключен к первым входам пятого, шестого, седьмого и восьмого коммутаторов блока управления, выход шестого коммутатора блока управления соединен с входом сброса счетчика блока управления, нулевыми входами первых и третьих триггеров моделей узлов и вторыми нулевыми входами вторых триггеров моделей узлов, нулевыми входами третьих триггеров моделей ветвей, выход седьмого коммутатора блока управления соединен с первыми входами второго и четвертого элементов ИЛИ блока управления, нулевым входом четвертого триггера блока управления, входами управления регистров сдвига блока формирования приращения координат, входом сброса счетчика блока формирования приращений функционала, первым входом элемента ИЛИ блока формирования приращений функционала, входами сброса счетчиков селектора узла сети, входами сброса счетчиков моделей узлов и нулевыми входами первого и второго триггеров моделей ветвей, выход восьмого коммутатора блока управления соединен с управляющим входом первого формирователя дополнительного кода блока формирования параметров управ- пения, нулевой вход второго триггера блока управления соединен с выходом второго элемента ИЛИ блока управления, второй вход которого соединен с выходом первого элемента ИЛИ и первым входом четвертого элемента ИЛИ модели конечного узла сети, второй вход третьего элемента И блока управления соединен с нулевыми входами первого и второго триггеров блока формирования приращений функционала и подключен к выходу элемента ИЛИ блока формирования приращений функционала, выход второго элемента И блока управления соединен с входами ввода данных регистров сдвига блока формирования параметров движения и блока формирования параметров управления, выход первого элемента задержки блока управления соединен с входами сброса формирователей дополнительного кода блока формирова ния параметров управления, с входами сброса формирователей .дополнитель него кода и вторыми входами сброса формирователей модуля блока формирования приращений координат, с входами сброса блоков дополнительного кода и вторым входом сброса формирователя модуля блока формирования приращений функционала .и с входами сброса схем сравнения селектбра ветви сети, выход четвертого элемента И блока управления соединен с еди яичным входом первого триггера блока формирования приращений координат и информационным входом первого счет чика селектора узла сети, единичный выход четвертого триггера блока управления подключен к входу управления второго формирователя дополнител ного кода блока формирования парамет ров управления, к первому входу седь мого элемента И и через элемент НЕ к первому входу третьего элемента И блока формирования приращений функци онала, выход регистра сдвига блока управления соединен с единичным входом первого триггера блока формирования приращений функционала, второй вход четвертого элемента ИЛИ блока управления подключен к выходу третьего счетчика селектора узла сет выход первого регистра сдвига блока формирования параметров движения соединен с информационным входом пер вого элемента задержки этого же блока и информационным входом первого формирователя дополнительного кода блока формирования прираздений функционала, выходы первого, третьего и четвертого регистров сдвига блока формирования параметров движения соединены со своими информационными входами через соответственно первый, второй, и третий элементы задержки этого же блока, выход второго регист ра сдвига блока формирования парамет ров движения соединен со своим инфор мационным входом и информационным входом второго формирователя дополнительного кода блока формирования приращений координат, выходы первого, второго и третьего элементов задержки блока формирования параметров движения соединены соответственно с информационными входами первого, третьего и четвертого формирователей дополнительного кода блока формирования приращений координат, выходы третьего и четвертого регистров блока формирования параметров движения соединены соответственно с первым входом первого сумматора и первым, входом четвертого элемента И блока формирования приращений функционала, выход первого регистра сдвига блока формирования параметров управления соединен с его информационным входом и первым информационным входом сумматора блока формирования параметров управления, выход которого подключен и информационному входу второго формирователя дополнительного кода этого же блока, выход второго регистра сдвига блока формирования параметров управления соединен с его информационным входом и информационным входом первого формирователя дополнительного кода блока формирования параметров управления, выход которого подключен к второму информационному входу сумматора блока формирования параметров управления, выход второго формирователя дополнительного кода блока формирования параметров управления подключен к первому информационному входу первого сумматора блока формирования приращений координат, информационные выходы первого, второго, третьего и четвертого формирователей дополнительного кода блока формирования приращений координат соединены с первыми входами соответственно первого, второго, третьего и четвертого элементов И блока формирования приращений координат, управляющие входы первого и четвертого формирователей дополнительного кода блока формирования приращений координат соединены с первым выходом третьего счетчика селектора модели узла сети, второй выход которого подключен к управляющим входам второго и третьего формирователей дополнительного кода блока формирования приращений координат, единичный выход первого триггера блока формирования приращений координат соединен с вторыми входами второго и третьего элементов И блока формирования приращений координат, нулевой выход второго триггера блока фор ирования приращений координат подключен к первому входу пятого элемента И, третьему входу втор&го элемента И, первому входу шестого элемента И и третьему входу третьего злемента И блока формирования приращений координат, единичный выход второго триггера блока формирования при ращений координат соединен с вторыми входами первого и четвертого элементов И блока формирования приращений координат, нулевой выход третьего триггера блока формирования приращений координат подключен к третьим входам первого и четвертого элементов И и первым входам седьмого и вос мого элементов И блока формирования приращений координат, вторые входы седьмого, пятого, шестого и восьмого элементов И блока формирования приращений координат соединены соответственно с выходами первого, второго, третьего и четвертого регистров сдви га блока формирования приращений координат , входы ввода данньпс регистров сдвига блока формирования приращений координат соединены с общей шиной устройства, входы третьего, четвертого, пятого и шестого суммато ров блока формирования приращений координат соединены соответственно с выходами седьмого и первого, пятого и второго, шестого и третьего, восьмого и четвертого элементов И блока формирования пррфащений коорди нат, выход третьего сумматора блока формирования приращений координат подключен к информационному входу первого регистра сдвига и первому входу второго сумматора блока формирования приращений координат, выход которого соединен с вторым входом первого сумматора, а второй вход - с выходом четвертого сумматора и инфор мационным входом второго регистра сдвига блока формирования приращений координат, выход пятого .сумматора блока формирования приращений координат подключен к информационному входу третьего регистра сдвига и пер вому входу седьмого сумматора, выход первого сумматора блока формирования приращений координат подключен к информационному входу первого формирователя модуля блока формирования при ращений координат и первому входу BTOporok коммутатора блока формирования приращений функционала, выход шестого сумматора блока формирования приращений координат соединен с информационным входом четвертого регис

ра сдвига и вторым входом седьмого сумматора блока формирования приращений координат, выход которого соедифункционала, выход пятого элемента И блока формирования приращений функционала соединен с первым входом втонен с информационным входом второго формирователя модуля блока формирования приращений координат и вторым входом второго коммутатора блока формирования приращений функционала, первый выход первого формирователя модуля блока формирования приращений координат подключен через первый элемент задержки селектора ветви сети к второму входу первой схемы сравнения и непосредственно к первому входу второй схемы сравнения селектора ветви сети, второй выход первого формирователя модуля блока формирования приращений координат соединен с управляющим входом первого формирователя дополнительного кода блока формирования приращений функционала, входом второго элемента НЕ селектора ветви сети, третьими входами четвертого и шестого элементов И и вторым входом восьмого элемента И селектора ветви сети, первый выход второго формирователя модуля блока формирования приращений координат подключен к первому входу первой схемы сравнения селектора ветви сети и через второй элемент задержки селектора ветви сети соединен с вторым входом второй схемы сравнения селектора ветви сети, второй выход второго формирователя модуля блока форм1фования приращений координат соединен с управляющим входом второго формирователя дополнительного кода блока формирования приращений функционала, с входом первого элемента НЕ и вторыми входами второго, пятого и шестого элементов И селектора ветви сети, единичные входы второго и третьеготриггеров блока формирования приращений координат соединены соответственно с выходами первого и второго счетчиков селектора узла сети, первый и второй входы третьего сумматора блока формирования приращений функционала соединены соответственно с выходами первого и второго коммутаторов этого же блока, выход третьего сумматора блока формирования приращений функционала подключен к информационному входу формированителя модуля функционала блока формирования пр1фащений функционала, выход которого соединен с первым входом пятого элемента И блока формирования приращений II11 рого сумматора блока формирования пр ращений функционала, выход которого подключен к второму входу второго элемента И и к входу регистра сдвига блока формирования приращений функционала, выход регистра сдвига блока приращений функционала соединен с перпым входом шестого элемента И это го же блока, выход которого соединен с вторым входом второго сумматора бло- . ка формирования приращений функционала, единичный выход первого тригге ра блока формирования приращений фун ционала соединен с вторыми входами тервого, пятого и шестого элементов блока формирования приращений функционала, выход первого элемента И блока формирования приращений функционала соединен с информационным входом счетчика блока формирования приращений функционала, выход которо го подключен к второму входу элемента ИЛИ этого же блока, выход второго элемента И блока формирования при ращений функционала соединен с единичным входом второго триггера блока формирования приращений функциона ла, выход которого подключен к вторым входам третьего и седьмого элементов И блока формирования приращений функционала, выход третьего элемента И блока формирования приращений функционала соединен с третьими входами шестых элементов И моделей узлов и первыми входами третьих элементов И моделей ветвей, выход четвертого элемента И блока формирования приращений функционала подклют чен к второму входу первого сумматора блока формирования приращений фун ционала, выход которого соединен с информационным входом второго формирователя дополнительтого кода блока формирования приращений функционала, выход которого подключен к первому входу первого коммутатора блока формирования приращений функционала, второй вход которого соединен с выхо дом первого формирователя дополнительного кода блока формирования при ращений функционала, управля 6щие первого и второго коммутаторов блока формирования приращений функционала подключены к единичному выходу третьего триггера и первым входам седьмого и восьмого элементов И селектора ветви сети, второй вход четвертого элемента И блока формирования приращений функционала соединей с единичным выходом второго триггера и первыми входами третьего, четвертого, пятого и шестого элементов И селектора ветви сети, выход седьмого элемента И блока формирования приращений функционала подключен к третьему входу пятых элементов И моделей узлов и первому входу вторых элементов И моделей ветвей, первый и второй выходы первой и второй схем сравнения селектора ветви сети подключены к первому и. второму входам соответственно первого и второго элементов ИЛИ селектора ветви сети, выходы первого и второго элементов ИЛИ селектора ветви сети подключены соответственно к первьп входам первого и второго элементов И селектора ветви сети, третьи выходы первой и второй схем сравнения селектора ветви сети соединены соответственно с вторым входом второго и первым входом третьего элементов И селектора ветви сети, выходы первого, второго и третьего элементов И селектора ветви сети соединены соответственно с вторыми входами первого, второго и третьего триггеров селектора ветви сети, единичный выход первого триггера селектора ветви сети подключе i к первым входам первого и второго элементов И селектора ветви сети, выход первого элемента НЕ селектора ветви сети соединен с вторыми входами первого, третьего и четвертого элементов И селектора ветви сети,выход второго элемента НЕ селектора ветви сети соединен с третьими входами третьего и пятого элементов И и вторым входом седьмого элемента И селектора ветви сети, выходы первого, второго, третьего, четвертого, пятого, щестого, седьмого и восьмого элементов И селектора ветви сети соединены с первыми входами первых элементов И соответствующих моделей ветвей, разрядные выходы первого и второго счетчиков селектора узла сети соединены с входами первого и второго дешифраторов селектора узла сети, выход переполнения первого и Второго счетчиков селектора узла сети соединены соответственно с информационными входами второго и третьего счетчиков селектора узла сети, первый и второй выходы третьего счетчика селектора узла сети подключены к первому и второму входам третьего дешифратора селектора узла сети, выходы первого, второго и третьего дешифраторов селектора узла сети соединены соответственно с первыми, вторьгми и третьими вхо дами четвертых элементов И соответст вунлцих моделей узлов, выход первого элемента И модели узла соединен с первым входом первого элемента ИЛИ модели узла, выход которого соединен с первым входом второго элемента И модели узла, нулевые выходы первого и третьего триггеров модели узла сое динены с вторым и третьим входами второго элемента И модели узла, выход которого подключен к единичному входу второго триггера модели узла, единичный выход,которого соединен с первым входом третьего элемента И и вторым входом элемента Р1ПИ-НЕ модели узла, первый вход которого соединен с единичным выходом первого триггера модели узла и первым входом четвертого элемента И соответствующе модели ветви, выход третьего элемента И модели узла соединен с первыми входами второго и третьего элемен- тов ИЛИ и информационным входом второго счетчика модели узла, выход четвертого элемента И модели узла соединен с первыми входами пятого и шестого элементов ИЛИ модели узла и вторым входом первого элемента И соответствующих моделей ветвей, выход пятого элемента И модели узла подключен к второму входу второго элемента ИЛИ модели узла, выход кото рого соединен с информационным входом первого счетчика модели узла, выход первого счетчика модели узла подключен к единичному входу первого триггера модели узла, выход второ го счетчика модели узла подключен к первому входу сброса второго триггера модели узла, выход шестого элемента И модели узла подключен к второму входу третьего элемента ИЛИ модели узла, выход которого соединен с информационным входом третьего :счетчика модели узла, выход третьего счетчика модели узла подключен к единичному входу третьего триггера модели узла, единичный выход которог соединен с.третьим входом элемента ШШ-2НЕ модели узла и первым входом пятого элемента И соответствующей модели ветви, выход элемента ИЛИ НЕ модели узла соединен с первым входом шестого элемента И соответствукщей модели ветви, входы с второго по 1-й первого элемента ИЛИ модели узла соединены с единичньми выходами третьих триггеров соответствующих моделей ветвей ( 2 - число смежных моделей ветвей), входы с второго по Р-и четвертого элемента ИЛИ модели узла соединены с выходами девятых элементов И соответствующих моделей ветвей, выход четвертого элемента ИЛИ модели узла соединен с первым входом девятых элементов И соответствующих моделей ветвей, выход первого элемента И модели ветви соединен с вторыми входами второго и третьего элементов И модели ветви, выходы которых подключены к единичным входам соответственно первого и второго триггеров модели ветви, единичный выход первого триггера модели ветви соединен с вторым входом четвертого и первым входом седьмого элементов И модели ветви, единичный выход второго триггера модели ветви соединен с вторьм входом пятого и первым входом восьмого элементов И модели ветви, выходы четвертого и пятого элементов И модели ветви подключены к входам элемента ИЛИ модели ветви, выход которого соединен с вторым входом шестого элемента И модели ветви, выход шестого элемента И модели ветви соединен с единичньм входом третьего триггера модагги ветви, един1«ный выход которого подключен к второму входу девятого элемента И модели ветви, выходы седьмого и восьмого элементов И модели ветви соединены соответственно с входами первого и второго элементов индикации модели ветви, выход девятого элемента И модели ветви соединен свторыми входами седьмого и восьмого элементов И и входом третьего элемента индикации модели ветви. Кроме того, формирователь модуля содержит регистр сдвига, формирователь дополнительного кода, триггер и элемент И, причем информационный вход формирователя модуля соединен с информационным входом регистра сдвига и первым входом элемента И, второй вход которого, объединенный с нулевым входом триггера, является ервым входом сброса формирователя модуля, выход элемента И соединен с единичным входом триггера, единичный выход которого соединен с управяющим входом формирователя дополнительного кода и является вторым ыходом формирователя модуля, синхроннзирующий вход регистра сдвига является синхронизирующим входом формирователя модуля, информационный выход регистра соединен с информационным входом формирователя дополнительного, кода, а вход сброса формирователя дополнительного кода явля ется вторым входом сброса формироват ля модуля. На фиг. 1 изображена структурная схема устройства для решения игровьгх задач на вычислительных сетях-, на фиг. 2 - структурная схема блока управления-, на фиг. 3 - структурные схемы блока формирования параметров движения и блока формирования параме ров управления; на фиг. 4 - структур ная схема блока формирования прираще ний координат; на фиг. 5 - структурная схема блока формирования приращений функционала; на фиг. 6 - струк турная схема селектора ветви сети; на фиг. 7 - структурная схема селектора узла ceTHi на фиг. 8 - структур ная схема модели ceтиj на фиг. 9 структурная схема модели узла сети; на фиг. 10 - структурная схема модел ветви сети. Устройство для решения игровых за дач на вычислительных сетях (фиг.1) содержит модель 1 сети, блок 2 управ ления, блок 3 формирования параметров движения, блок 4 формирования параметров управления, блок 5 формирования приращений координат, блок 6 формирования приращений функционала, селектор 7 ветви сети и селектор 8 узла сети. Блок управления (фиг. 2) содержит генератор 9 импульсов, распределитель 10 импульсов, генератор 11 одиночных импульсов, счетчик 12, регистр 13 сдвига, триггеры 14-17, эле менты И 1.8-21, элементы ИЛИ 22-25, коммутаторы 26-33, элементы индикации 34 и 35, элементы задержки 36 и 37, элемент НЕ 38, группу элементов индикации 39, шины 40-54. Блок формирования параметров движения (фиг. 3) содержит регистры 5558 сдвига, элементы задержки 59-61, шины 40, 44, 47, 62-68. Блок формирования параметров управления (фиг. 3) содержит регистры 69 и 70 сдвига, формирователи 71 и 72 дополнительного кода, су1 гматор 73, шины 40, 44-47, 49, 51 и 74. Блок формирования приращений коор динат (фиг. 4) содержит формирователи 75-78 дополнительного кода, регистры 79-82 сдвига, сумматоры 83-89, формирователи 90 и 91 модуля приращения координат, триггеры 92-94, элементы И 95-102, шины 40, 45, 46, 50, 53, 62, 64, 65, 67, 74, 103-112. Формирователь 90 модуля прираще 1ия координат содержит элемент И 113, регистр 114 сдвига, формирователь 115 дополнительного кода, триггер 116 (формирователь 91 аналогичен формирователю 90). Блок формирования приращений функционала (фиг. 5) содержит счетчик 117, формирователь 118 модуля приращения функционала, сумматоры 119-121, формирователи 112 и 123 дополнительного кода, коммутаторы 124 и 125, регистр 126 сдвига, триггеры 127 и 128, элемент ИЛИ 129, элемент НЕ 130, элементы И 131-137, шины 40, 43, 45, 46, 51, 52, 53, 63, 68, 107, 108, 110, 112, 138-141. Селектор ветви сети (фиг. 6) содержит схемы 142 и 143 сравнения, триггеры 144-146, элементы задержки 147 и 148, элементы ИЛИ 149 и 150, элементы И 151-161, элементы НЕ 162 и 163, шины 40, 45, 46, 109-112, 138, 139 и 164. Селектор узла сети (фиг. 7) содержит счетчики 165-167, дешифрато- ры 168-170, шины 50, 53, 54, 103-106, 171-173. Модель сети (фиг. 8) содержит модели узлов 174 и модели ветвей 175. Модель сети строится в виде плоской прямоугольной решетки, покрывающей пространство координат решения (Х,У). Каждая модель узла 174 соединена с соседними моделями, узлов, входящими и исходящими моделями ветвей, и соответствует точке Х,, YJ пространства (X,Y), где -1 1,2,...,N; j 1, 2,...М. Количество моделей узлов, равное М N выбирается из условия требуемой точности моделирования. Модель узла 174 сети (фиг. 9) содержит счетчики 176-178, триггеры 179-181, элементы И 182-187, элементы ИЛИ 188-191, элемент ИЛИ-НЕ 192 шины 40-42, 45, 48, 53,140, 141, 171-173, 193-199. Модель ветви 175 сети (фиг. 10) содержит триггеры 200-202, элементы И 203-211, элемент ИЛИ 212, элементы индикации 213-215, шины 41, 53, 140, 141, 164, 193-199. 17 Задачи теории дифференциальных и задаются дифференциальными уравнени ми вида -.X. , + X и У - координаты состояния процесса, описываемого уравнениями (1) и (2), параметры движения процесса, i 1,2i j 1,2, первьй параметр управле ния; V - второй параметр управле ния. Параметры управления ограничены lUUU, |vUv Уравнениями (1) и (2) может.опис ваться технологический процесс (или объект) любой физической природы, причем X и У характеризуют состояни технологического процесса (или объе та); CJ . - параметры, определяющие характер движения (изменения состоя ния) технологического процесса (или объекта); U - первый параметр управления технологическим процессом (или объектом), например, сила тока напряжение, количество топлива тем пература -и т.п.; V - второй параметр управления технологическим про цессом (или объектом). Возможны два типа задач управления технологическим процессом (или объектом). . В первом типе задач состояние те нологического процесса (или объекта необходимо перевести с помощью двух управляющих параметров U и v из начального состояния (Х,,, УО) в ковечное (X О, У 0), обеспечив оптимизацию функционала вида Первый тип задач имеет место, ко .да технологический процесс (или объект) согласованно управляется двумя параметрами U и Y. При втором типе задач состояние технологического процесса (или объе та) необходимо перевести с помощью одного управляющего параметра U из 22 (X,, У„) в. ког(ечное (X., начального о, У, 0) при условии действия прочестве которого) может рассматриваться любое возь1ущение, например, изменение нагрузки на технологический процесс (или объект). В этом случае требуется определить параметры управления и и V из условия Решение указанных задач заключается в определении траекторий в пространстве состояний (Х,У), параметров управлений U и v и значения функционала, удовлетворяющие условиям (1-4) для первой задачи и условиями (1-3 и 5) для второй задачи. Устройство для решения игровых задач на вычислительных сетях решает поставленные задачи теории дифференциальных игр следующим образом. Пространство (X, У) изменения координат технологического процесса (или объекта) задается моделью 1 сети, функционирующей по сигналам блока 2 управления. Параметры а движения технологического процесса (или объекта) формируются по сигналам блока 2 управления блоком 3 формирования параметров движения и поступают в блок 5 формирования приращений координат и в блок 6 формирования приращений функционала. Тип решаемой задачи (первая и вторая) задается с помощью блока 2 управления. Параметры U и v управления формируются по сигналам блока 2 управления блоком 4 форм фования параметров управления и поступают в блок 5 формирования приращен1р1 координат, которьш по соотношениям (1) и (2) формирует приращения лХ и йУ координат для TeKyifli-rx значений координат (Х-, у.),задаваемых селектором 8 узла сети по сигналам блока 2 управления. Селектор 8 узла сети осуществляется выбор узла модели 1 сети, соответствующего текущему значению координат (X , У,-). Селектор 7 ветви сети по сигналам приращений координат блока 5 формирования приращений координат выбирает в модели 1 сети модель ветви, соответствующую текущим приращениям координат и исходящую из модели узла, выбранной селектором 8 узла сети. Блок 6 формирования приращений функционала по сигналам блока 2 управления из выходных сигналов блока 3 формирования параметров движения, блика 5 фор мирования приращений координат и селектора 7 ветви сети формирует прира щение функционала для модели ветви, выбранной в модели 1 сети вьсходнымй сигналами селектора 7 ветви сети и селектора 8 узла сети. Приращение функционала, сформированное блоком 6 записывается в соответствующей модели узла модели 1 сети, а знак параме ров управления U и v , соответствую щий этому приращению функционала, за писывается в модель ветви модели 1 сети по.сигналам блока 2 управления и блока 6 формирования приращений функционала. После окончания процессе записи приращений функционала во все модели узлов модели 1 сети селек тор 8 узла сети вырабатывает сигнал, по которому блок 2 управления заканчивает процесс настройки модели 1 се ти на заданные параметры движения и заданные ограничения (3) на параметры управления: После окончания процесса настройки модели 1 сети с помощью блока 2 управления устройства переводят в ре жим решения задач теории дифференциальных игр и выходным сигналом блока 2 управления запускается модель узла модели 1 сети, соответствующая начальным значениям координат (Х, У ), и одновременно блок 2 управления запускает измеритель значения функционала. Сигнал возбуждения начального узла модели- 1 сети ра спрост раняется по моделям узлов и ветвей модели 1 сети с временной задержкой пропорциональной приращению функционала для каждого узла сети. В момент достижения конечного узла модели 1 сети, которому соответствует состояние (Хц О, У| 0), модель конечно го узла модели 1 сети вырабатывает сигнал останова измерителя значения функционала в блок 2 управления,.а также возбуждает сигнал индикации траекторий в пространстве состояний (Х, У), который распространяется из модели конечного узла в модель начального узла. Этот сигнал возбуждает индикацию моделей ветви модели 1 сети, из которых формируется траектории изменения состояния технологического процесса (или объекта), а также возбуждает индикацию знака управляющих параметров U и v , записанных в моделях ветви модели 1 сети. Таким образом, индикация модели 1 сети дает информацию о траектории изменения состояния технологического процесса (или объекта) и о знаке управляющих параметров О и v для каждого состояния технологического .процесса (или объекта), а блок 2 управления измеряет значение функционала (4) и (5) в зависимости от типа решаемой задачи, т.е. время переходного процесса из начального состояния в конечное. Такое функционирование устройства для решения игровых задач на вычислительных сетях можно организовать, например, следующим образом. С помощью блока 2 управления задаются режимы работы устройства: начальная установка, настройка параметров движения и управления, настройка модели 1 сети, решение задачи и возврат в начальное состояние. Начальная установка задается коммутаторами 31 и 32, выполненными, например, в виде кнопочных переключателей. В исходном состоянии на выходах коммутаторов 31 и 32 дейстJByer сигнал логического нуля. При замыкании коммутаторов 31 и 32 на их выходах начинает действовать сигнал логической единицы с выхода элемента НЕ 38. Сигнал логической единицы с выхода коммутатора 32 через элементы ИЖ 23 и 25 поступает на входы триггеров 15 и 16, сбрасывая их в нулевое состояние, а также устанавливает триггер 17 в нулевое состояние и по шине 53поступает в блок 5 формирования приращений координат, в блок 6 формирования приращений функционала, в селектор 8 узла сети и во все модели узлов 174 и модели ветвей 175. Сигнал логической единицы, .действующий на шине 53 блока 5, поступает на входы управления регистров 79-82 сдвига и обеспечивает запись нулевых кодов, так как их шины ввода данных подключены к шине логического нуля. В блоке 6 сигнал логической единицы на шине 53 обеспечивает сброс счетчика 117 и через элемент ИЛИ 129 установку в нулевое состояние триггеров 127 и 128. В селекторе 8 узла сети сигнал логической единицы на шине 53 обеспечивает сброс счетчиков 165-167 в нулевое состояние. В моделях узлов 174 сигнал логической единицы на шине 53 обеспечивает сброс в ноль счетчиков 176-178. В моделях ветвей 175 сигнал логической единицы на шине 53 сбрасывает триггеры 200 и 201 в нулевое состояние. Сигнал логической единицы с выход коммутатора 31 сбрасывает в нулевое состояние счетчик 12 и по шине 41 поступает в модель 1 сети во все модели узлов 174 и модели ветвей 175 В моделях узлов 174 сигнал логической единицы на шине 41 обеспечивает сброс триггеров 179-181 в нулевое состояние, а в моделях ветвей 175 сброс в нулевое состояние.триггера 202. При размыкании коммутаторов 31 и 32 на их выходах устанавливается сигнал логического нуля. Режим настройки параметров движения- и управления задается коммутатором 27, с помощью которого подключают выход гене ратора 11 одиночнь)х импульсов к второмувходу триггера 14. Генератор 9 импульсов вырабатывает последовательность тактовых импульсов, из которых распределитель 10 импульсов формирует; по f -параллельным каналам п - последовательностей импульсов частоты f/п, где f - тактовая частота генератора 9. С помощью коммутатора 26, вьлолненного, например, в виде клавишного переключателя, набирают заданный двоичный код одного из параметров движения или управлени В двоичных разрядах набранного двоич ного кода коммутатор 26 подключает, соответствующий выход распределителя 10 импульсов к одному из входов элемента ИЛИ 22, на выходе которого формируется последовательный двоичный код заданного параметра. Если диапазон представления параметров движения и управления, а также координат X и У ограничен величиНОЙ 2, то разрядность регистров сдвига п выбирается из условия . m + 4. Отрицательные параметры движения набираются на коммутаторе 26 в дополнительном коде, причем последний п-и разряд набираемого кода является знаковым. С помощью коммутатора 28 выбирают один из регистров 55-58 сдвига бло1222 ка 3, соответствующий настраиваемому параметру движения, шти один из регистров 69 и 70 сдвига блока 4, соответствующий настраиваемому параметру управления. Коммутатор 28, выполненный, например, в виде клавишного переключателя, подключен прямой выход триггера 14 к входу управления выбранного регистра 55-58 ипи 69 и 70 сдвига. Для настройки блока 3 или блока 4 на заданный параметр движения или управления запускают с помощью коммутатора 30, выполненного, например, в виде кнопочного переключателя, генератор 11 одиночных импульсов . Выходной импульс генератора 11 одиночных импульсов устанавливает триггер 14 в единичное состояние, в котором триггер .14 находится Р тактов, после чего возвращается в нулевое состояние сигналом последнего выхода распределителя 10 импульсов. Сигнал прямого выхода триггера 14 поступает через коммутатор 28 на вход управления выбранного регистра 55-58 или 69 и 70, на вход ввода данных которого по шине 44 через элемент И 18 поступает последовательный двоичный код параметра, набранного на коммутаторе 26. Под действием выходных сигналов генератора 9 импульсов, поступающих по шине 40, последовательный двоичный код заданного параметра записывается в один из регистров 55-58 или 69 и 70 сдвига. Аналогично в регистры 55-58 сдвига записываются параметры движения 22 21 1-1 12 соответственно, а в регистры 69 и 70 сдвига максимальные значения параметров управления и и Vj соответственно. После окончания процесса настройки параметров движения и управления устройство с помощью коммутатора 27 блока 2 управления переводится в режим настройки модели 1 сети. В этом ежиме коммутатор 27 подключает выход генератора 11 одиночных импульсов к второму входу элемента ИЛИ 24. Настойка модели 1 сети осуществляется последовательным опросом моделей злов 174 и исходящих моделей нет- ей. 175, начиная с конечного узла, асположенного постоянно в начале оординат Х) О, УК 0. Запуск проесса настройки модели 1 сети осуествляется запуском генератора 11 диночных импульсов с помощью коммутагора 30. Генератор 11 одиночных импульсов выделяет один импульс из последовательности импульсов на послед нем выходе распределителя 10 импульсов. Выходной сигнал генератора 11 одиночных импульсов поступает через коммутатор 27 на выход элемента ИЛИ 2 устанавливает триггер 16 в единичное состояние и записывается в регистр 1 сдвига под действием импульса послед него выхода распределителя 10 импульсов. Регистр 13сдвига н три разряда выполняет функцию дискретной задержки на Зи тактов, за время которой блок 5 и селектор 7 ветви сети формируют сигналы выбора модели ветви 175, исходящей из модели узла 174, выбранной селектором 8 узла сети. Спустя 3 h тактов выходной сигнал регистра 13 сдвига 2 управления поступает по шине 52 в блок 6 формирования приращения функционала и устанавливает триггер 127 (фиг. 5) в единичное состояние. Сигнал прямого выхода триггера 127 открывает элемент И 134, через которьш на информационный вход счетчика 117 начинают поступать по шине 45 импуль сы последнего выхода распределителя 10 импульсов блока 2 управления. Сигналы переполнения счетчика 117 через элемент ИЛИ 129 поступают по шине 43 в блок 2 управления, где проходят через элементы И 20,ИЛИ 24 и через время задержки в регистре 13 сдвига устанавливают; триггер 127 в единичное состояние. На выходе элемента ИЛИ 24 формируется управляющая последовательность импульсов, по которой осуществляется автоматический процесс настройки модели 1 сети следующим образом. Триггер 17 под действием управляющей последовательности импульсов. поступающей на его счетный вход чере |Элемент задержки 37, на длительность импульса генератора 9 поочередно изменяет свое состояние из нулевого в единичное, из единичного в нулевое и т.д. В результате на шину 50 прохо дит каждый второй импульс управляю|щей последовательности, а на шине 51 поочередно действуют сигналы логичес кого нуля и единицы. Последовательность импульсов, действующих на шине 50 .блока 2 управления, поступает в селектор 8 узла сети (фиг. 7), где последовательно изменяет состояниесчетчика 165, задаюше-о, например. 11 адрес модели узла 174 по координате X. Сигна переполнения счетчика 165 последовательно изменяют состояние счетчика 166, задающего ацрес модели узла 174 по координате У. Сигналы переполнения счетчика 166 последовательно изменяют состояние двух- разрядного счетчика 167, задающего номер квадрата в пространстве координат (X, У). Выходные сигналы счетчиков 165-167 через соответствзтощие дешифраторы 168-170 возбуждают сиг- нал логической единицы на соответствующих шинах 171-173, которые выбирают соответствующую модель узла 174 с помощью элемента И 185 (фиг. 9) и связанные по шине 197 с этой моделью узла 174 исходящие модели ветвей 175 (фиг. 10). Последовательность сигналов логического нуля и единицы, формируемая на шине 51 блока 2 управления, поступает в блок 4 формщ5ования параметров управления, который работает следующим образом. В регистрах 68 и 70 сдвига на h разрядов хранятся максимальные значения параметров управления U и Vj соответственно, двоичный код которых непрерывно сдвигается, начиная с младшего разряда, на первый вход сумматора 73 и информационный вход формирователя 71 дополнительного кода. По шине 49 от блока 2 управления в зависимости от положения коммутатора 33 поступает сигнал логического нуля (устройство решает первый тип задач управления) либо сигнал логической единицы (устройство решает второй тип задач управления). Формирователь 71 дополнительного кода в случае сигнала логической единицы на шине 49 преобразует выходной двоичный код регистра 70 сдвига в дополнительньй код, случае сигнала логического нуля .на шине 49 пропускает без изменения на второй вход сумматора 73 двоичный код регистра 70 сдвига.. Сумматор 73 формирует на выходе последовательный двоичный код суммы параметров управления ВЫЙ тип задач управления) либо разности и - v (второй тип задач управления )i Формирователь 72 дополнительного кода по сигналам логической единицы на шине 51 преобразует выходной двоичный код сумматора 73 в дополнительный код, а в случае действия сигиала логического нуля на шине 51 пропускает без изменения выходной двоичный код сумматора 73 на шину 74. Сдвиг двоичных кодов в регистрах 69 и 70 осуществляется выходными сигналами генератора 9 импульсов блока 2 управления, действу Ю1ДИМИ на шине 40. В конце каждого Г1-ГО такта осуществляется возврат блоков 71 и 72 дополнительного кода в исходное состояние последовательностью импульсов, поступающих на ши ну 46 с последнего выхода распределителя 10 импульсов блока 2 управле ния -через элемент задержки 36 на дл тельность импульса. Последовательность импульсов на шине 43 блока 2 управления блокирует в сумматоре 73 перено.с из последнего п-го разряда Блок 5 формирования приращений координат в процессе настройки моде ли 1 сети вычисляет приращения коор динат Л X и Л У, соответствующие согласно соотношениям (1) и () текущим значениям координат X и У, опрашиваемых селектором 8 узла сети а также двум значениям параметров управления ) первого типа задач управления либо+lUi -v 1 I /шя Бторого типа задач управления. Работу блока 5 формирования приращений координат рассмотрим с момен та формирования импульсного сигнала на шине 50 блока 2 управления, который устанавливает триггер 94 в единичное состояние. Триггер 94 в единичном состоянии открывает сигналом прямого выхода элементы И 98 и 100, которые подключают выход формирователей 76 и 77 дополнительного кода к входам сумматоров 84 и. 85 соответственно. Последовательные двоичные коды параметров а ii сдвигаемые начиная с младшего разряда, с выходов регистров 56 и 57 блока 3, поступают по шинам 64 и 65 соответствен но и через формирователи 76 и 77, элементы И 98 и 100 и на входы сумматоров 84 и 85 соответственно. Последовательные двоичные сумматоры 84 и 85 за п тактов суммируют содержимое регистров 80 и 81 соответственно с двоичными кодами параметров а и а,. соответственно, а результаты -)1 Оммирования гаются под действием тактовых импуль сов на шине 40 в регистры 80 и 81 соответственно. Формирователи 76 1 2 . 26 и 77 дополнительного кода пропускают дво1таные коды параметров а и а без изменения, если координата X положительна и на шине 104 селектора 8 узла сети действует нулевой сигнал. Если координата X отрицательна, то на шине 104 селектора 8 узла сети действует едттичный сигнал, кото рый переключает формирователи 76 и 77 в режим формирования дополнительного кода. После каждого п-го такта триггер 94 возвращается в нулевое состояние сигналом, поступающим по шине 45 блока 2 управления. Таким образом, в процессе опроса селектором 8 координаты X в регистрах 80 и 81 накапливаются алгебраические суммы параметров Za которые равны величинам а X и а X, В случае переполнения счетчика 165 (фиг. 7) селектора 8 счетчик 166 изменяет свое состояние на единицу, а сигнал переполнения по шине 106 устанавливает триггер 93 (фиг. 4) в единичное состояние. Триггер 93 в единичном состоянии блокирует элементы И 97-100, стирая этим содержимое регистров 80 и 81, а также подключает через элементы И 96 и 102 выходы формирователей 75 и 78 дополнительного кода к входам сумматоров83 и 86 соответственно. Последовательные двоичные коды параметров а и поступают, начиная с младшего разряда, с выходов 62 и 67 блока 3 формирова- ния параметров движения в блок 5 формирования приращений координат и через формирователи 75 и 78, элементы И 96 и 102 на входы сумматоров 83 и 86 соответственно. Последовательные двоичные сумматоры 83 и 86 за п тактов суммируют содержимое регистров 79 и 82 соответственно с двоичными кодами параметров а. 12 соответственно, а Jэeзyльтaты суммирования 22 1 сдвигаются в регистры 79 и 82 соответственно. Формирователи 75 и 78 дополнительного кода пропускают двоичные коды параметров а ,2 изменения, если координата У положительна и на шине 103 селектора 8 узла сети действует нулевой сигнал, либо в допол-, нительном коде, когда координата У отрицательна и на шине 103 действует единичный сигнал. Спустя п тактов триггер 93 возвращается в нулевое состояние сигналом, поступающим по шине 45 блока 2 управления. Таким образом, в процессе опроса селектором 8 координаты У в регистрах 79 и 82 накапливаются алгебраические суммы параметров 51а-. и51а которые равны величинам и а у соответствен но. Последовательный двоичный сумматор 87 суммирует содержимое регистров 79 и 80 сдвига, формируя двоичный код величины + . Последонательный двоичный сумматор 88 суммирует содержимое регистров 81 и 82 . сдвига, формируя двоичный код величины + а,,,У. Последовательный двоичный код пара метров управления поступает по шине 74 с выхода блока 4 на второй вхо сумматора 88 блока 5. Сумматор 88 формирует двоичный код величин а X + + ( Jtn+ v ) , либо -i- а - ) для первой задачи уара гт,) для первой задачи уаравле ния и.Х + +() , либо + а () второй задачи управления. Последовательный двоичный код с выхода сумматора 88 сдвигается в h- разрядный регистр 114 сдвига формирователя 90 модуля и формироваTei 91 модуля. Формирователь 115 дополнительного кода формирует двоичный код абсолютной величины приращения |ЛУ1 следующим образом. Если в регистр 114 записывается дополнительный код, то в п-м такте срабатывает элемент И 11 выходной сигнал которого переводит в конце п-го такта триггер 116 в единичное состояние. Единичный сигна прямого выхода триггера 116 переключает формирователь 115 в режим формирования дополнительного кода и пос тупает в виде сигнала отрицательного знака на выходную шину 110. В резуль тате формирователь 115 преобразует дополнительный код регистра 114 в прямой код, который поступает на выхо г.цую шину 109. Если в регистр 114 формирователя 90 записывается прямой код, то триггер 116 сохраняет нулевое состояние, так как элемент И 113 не срабатывает. В этом случае формирователь 115 пропускает без изменения содержимое регистра 114 на выходную шину 109, а на выходной шине 110 действует нулевой сигнал. Аналогично функционирует формиро ватель 91 модуля, которьй формирует двоичный код абсолютной величины приращения | ДХI на выходной шине 111 и сигнал отрицательного знака приращения 4Х на выходной шине 112, Спустя каждые п тактов формирователи 75-78 и 115 сбрасываются в исходное состояние сигналами, наступающими с выхода 46 блока 2 управления. Цепи блокировки переноса сумматоров 83-89 срабатывают через п тактов по сигналам, поступагацим по шине 45 блока 2 управления, В случае переполнения счетчика 166 (фиг. 7) селектора 8 счетчик 167 изменяет свое состояние на единицу, устанавливае.т триггер 92 (фиг. 4) в единичное состояние. Сигнал инверсного выхода триггера 92 блокирует элементы И 95 и 96, 101 и 102, стирая содержимое регистров 79 и 82. Спустя h тактов триггер 92 возвращается S нулевое состояние сигналом, действующим на шине 45. Селектор 7 ветви сети (фиг. 6) работает следующим образом. Двоичные коды абсолютных величин приращений координат йУ и |ДХ| поступают по шинам 109 и 111 из блока 5 формирования приращений координат. Элементы .задержки 147 и 148 на такт обеспечивают сдвиг на один разряд выходных последовательных двоичных кодов по отношению к входным двоичным кодам. -Так как на входы 109 и 111 двоичные коды поступают, начиная с младших разрядов, то сдвиг осуществляется на один разряд в сторону старших разрядов. Следовательно, на выходах элементов задержки 147 и 148 действуют последовательные двоичные коды величин 21ДУ1 и 2 |ДХ1 соответственно. Схемы 142 и 143 сравнения сравнивают двоичные коды приращения 14X1 с удвоенным значением приращения(йУ1 и приращения ДУ| с удвоенным значением приращения 4Х1 соответственно. На первом, втором или третьем выходах схемы 142 сравнения формируется сигнал логической единицы, если МЛ I либо I г о лиии 7 „ |Дх| 2 2 соответственно. На первом, втором и третьем выходах схемы 143 сравнения формируется сигнал логической единицы,, если JM 2, ML 2, либо Us, 7-j- 2 соответственно. На выходах элементов ИЛИ 149 и 150 формируется сигнал логической единицы, если MvJ-Xl/2 и -1 : 2 соответственно-. Mxl |лх| Работа схем 142 и 143 сравнения синх ронизируется сигналами, поступающими по шине 40 блока 2 управления, с выходной шины 46 которого поступают через каждые п тактов сигналы сброса схем 142 и 143 сравнения. В зависимости от комбинации сигналов на входах элементов И 151-153 один из триггеров 144-146 устанавливается в едини 1ное состояние по импульсу на шине 45, поступающему от блока 2 управления. Например, три геры 144-146 устанавливаются в единичное состояние, если 0 -| :1/2; 1/2 т v 2 и 2 соответственн 1Лх1 - - - 14x1 Три указанных случая соответствуют выбору горизонтальной, диагональной или вертикальной модели ветви 175На входы 110 и 112 селектора 7 ветви сети поступают сигналы знаков ; приращений ЛУ и Х с выходов блока 5 формирования приращений координат. С помощью элементов И 154-161 по сигналам триггеров 144-146, элементов НЕ 162 и 163 и сигналам знака приращений лХ и дУ на шинах 112 и 110 формируется сигнал логической единицы на одном из выходов 164, который поступает в модель 1 сети, в модели ветвей 175 и на вход элемента И 205 (фиг. 10). На выходах элементов И 154 и 155 формируется сигнал выбора левой или правой горизонтальной модели ветви 175, исходящей из модели узла 174, выбранной селектором 8. На выходах элементов И 156159 формируется сигнал для верхнейнижней правой.и верхней - нижней левой диагональной модели .ветви 175 соответственно. На выходах элементов И 160 и 161 формируется сигнал для верхней или нижней вертикальной модели ветви 175 соответственно. Еди ничный сигнал на шинах 138 и 139 сомэтветствуют выбору диагональных или вертикальных моделей ветвей 175. i Блок 6 (фиг. 5) формирует приращения функционала следующим образом. На шины 66 и 68 блока 6 поступают с выходов блока 3 двоичные коды параметров а и а,, сдвинутые на один разряд в сторону младших разрядов по отношению к двоичным кодам приращений координат 4У и ЛХ, которые поступают на шины 108 и 107 блока 6 с выходов блока 5 соответственно. Этот сдвиг обеспечивается элемента ми задержки 60 и 61 на такт в блоке 3 формирования параметров движения. Аналогично двоичный код параметра а, считываемый с выхода 63 блока 3, сдвигается на один разряд в сторону младших разрядов и поступает на входную шину 63 блока 6. На шину 138 поступает выходной сигнал селектора 7 ветви сети, который в случае диагональной ветви .подключает с помощью элемента И 131 шину 68 к входу сумматора 119. Последовательньм двоичный сумматор 119 форм1-грует двоичньй код суммы параметров 1/2(;i + + в случае диагональной ветви, либо двоичный код 1 /2 а в остальных случаях. Формирователи 122 и 123 дополнительного кода пропускают без изменения входные двоичные коды, если на шинах 112 и 110 действуют нулевые сигналы, либо преобразует их в дополнительные коды, если на шинах 112 и 110 действуют единичные сигналы, которые поступают с выходов блока 5 формирования приращений координат. Коммутаторы 124 и 125 в зависимости от сигнала на шине 139 подключают к входам сумматора 120 шины 108 либо 107 и выходы формирователей 122 либо 123. Если на шину 139 с выхода селектора 7 ветви сети пос тупает нулевой сигнал, то коммута.торы 124 и -125 подключают к первому и второму входам сумматора 120 выход формирователя 122 дополнительного кода и входную шину 107. В случае единичного сигнала на шине 139 к сумматора 120 подключаются выход формирователя 123 дополнительного кода и входная шина 108. На выходе доследовательного сумматора 120 формируется двоичный код обратной величины приращения функционала (4), который преобразуется формироватеем 118 модуля в прямой код абсолютол величины. Формирователь 118 анаогичен блоку 90 блока 5. Спустя кажые п тактов цепи блокировки переноов сумматоров 119-121 срабатывают о сигналам, поступающим по шине 45 лока 2 управления, с выходной .шиы 46 которого поступают сигналы броса формирователей 112 и 123 дополительного кода и формирователя 118 одуля. Импульсы синхронизации постуают на входы формирователя 118 моуля и регистра 126 сдвига по шине 40 от блока 2 управления. В случае единичного состояния триггера 127 последовательный сумматор 121 суммирует двоичный код с выхода формировате-ля 118 модуля с содержимым регистра 126 до тех пор, пока в п-м разряде на выходе сумматора 121 сформируется единичньш сигнал, который через элемент И 135 устанавливает триггер 128 в единичное состояние. гер 127 устанавливает в единичное состояние сигнал, поступающий по шине 52 от блока 2 управления.. Сигнал прямого выхода- триггера 127 открывает элементы И 132-134. Счетчик 117 начинает считать количество циклов суммирования сумматором 121 путем подсчета сигналов, п-х тактов, поступающих по шине 45 от блока 2 управления. В момент установки триггера 128 в единичное состояние в двоичном счет чике 117 устанавливается число, пропорциональное приращению функционала В дальнейшем счетчик 117 продолжает счет до переполнения, сигнал которо го через элемент ИЛИ 129 сбрасывает триггеры 127 и 128 в нулевое состояние и поступает по шине 43 в блок 2 управления. В результате на прямом выходе триггера 128 формируется единичный сигнал, длительность которого пропорциональна величине дополнитель ного кода приращения функционала. Сигнал прямого выхода триггера 128 проходит через элемент И 136 на шину 140 при единичном сигнале на шине 51 или проходит через элемент И 13 на шину 141, если на шине 51 блока 2 управления действует нулевой сигн, который элементом НЕ 13 преобразуется в единичный сигнал. Сигнал прямого выхода триггера 12 блока 6 проходит через элемент И 136 либо И 137 в модель 1 сети на шины 14 либо 141 соответственно во все модели узлов 174. Выходной единичный сиг нал элемента И 185 выбранной модели узла 174 (фиг. 9), который срабатывает по выходным сигналам селектора 8 узла сети, снимает блокировку элементов И 186 и 187, через которые на вход счетчика 176 либо 178 ( в за висимости от единичного сигнала на шинах 140 либо 141) поступают счетны сигналы, действующие на шине 45, блока 2 управления. В счетчике 176 либо 178 устанавли вается дополнительный код приращения функционала для отриц ельного или положительнбго параметра управления боответственно. Единичный сигнал выхода элемента И 185 выбранной модели узла 174 поступает на шины 197 исходящих моделей ветви 175 (фиг. 10) и совместно с сигналом селе{стора 7 ветви сети,действующим на шине 164. приводит к срабатыванию элемента И 205 выбранной модели ветви 175 и снимает блокировку элементов И 203 и 204 выбранной модели ветви 175. Единичный сигнал, действующий на одной из шин 140 и 141 выбранной модели ветви 175, через элемент И 203 или 204 устанавливает в единичное состояние триггер 200 либо 201. Таким образом, триггер 200 запоминает, например, отрицательный знак управляющего параметра U + v , триггер 201 - положительный знак. Аналогично осзтцествляется в режиме настройки модели 1 сети запись дополнительного кода приращения функционала в счетчики 176 либо 178 всех моделей узлов 174 сети и знаков управляющего параметра U t v в триггеры 200 либо .20 Г моделей ветвей 175, исходящих из моделей узлов 174. Процесс настройки модели 1 сети завершается следующим образом. После окончания опроса селектором 8 узла сети всех моделей узлов 174 во всех четырех квадрантах пространства (Х,У) на выходе переполнения счетчика 167 селектора 8 узла сети формируется импульсный сигнал, который поступает на шину 54 блока 2 зшравления и через элемент ИЛИ 25 сбрасывает триггер 16 блока 2 управления в нулевое состояние. Триггер 16 сигналом прямого выхода блокирует элемент И 20, разрывая цепь генерации управляющих последовательностей импульсов на шинах 50 и 52. Таким образом, процесс настройки модели 1 сети заканчивается и устройство готово для решения задач теории дифференциальных игр. В режиме решения задач коммутатор 27 блокл 2 управления подключает выход генератора 11 одиночных ш тульсов к входу триггера 15 и к входу коммутатора 29, с помощью которого задают координаты Хд У,, начального узла. сети. Запуск устройства осуществляется кнопочным переключателем 30 блока 2 управления путем запуска генератора 11 одиночных импульсов. Вы ходной импульс генератора 11 устана ливает триггер 15 в единичное состо ние и поступает через коммутататор по шинам 48 на входы элемента И 183 модели узла 174, выбранного в качес ве начального. Триггер 15 в единичном состоянии подключает через элемент И 19 выход генератора 9 импульсов к входу десятичного счетчика 12, который измеряет время решения, пропорциональное оптимальному значению функционала. Элемент И 183 модели узла 174, выбранного в качестве начального узла сети, под действием импульсов на шинах 48 вырабатывает импульсньй сигнал, который через элементы ИЛИ 18 и И 182 устанавливает триггер 180 в единичное состояние. Элемент И 184 открывается сигналом прямбго выхода триггера 180, что обеспечивает поступление импульсов генератора 9 блока 2 управления, действующих на шине 40, на входы счетчиков 176-178 Пусть, например, в счетчике 176 содержится начальный дополнительный код приращения функционала, тогда после переполнения счетчика 176 триг гер 1 79 устанавливается в единичное состояние. На выходе 195 формируется единичный сигнал, который поступает по шине 195 по все исходящие модели ветвей 175, а также на вход элемента ИЛИ-НЕ 192, на выходе которого формируется сигнал блокировки, поступающий на шины 196 всех, моделей ветки 175, входящих в данную мо дель узла 174. Единичный сигнал, действующий на шине 195 модели ветви 175 в случае единичного состояния триггера 200, проходит через элементы И 206, ШШ 212 и И 208 на вход триггера 202,. устанавливая его в единичное состояние. Единичный сигнал прямого выхода триггера 202 поступает по шине 193 на один из входов 193 следующей модели узла 174 и через элементы ИЛИ 188 и И 182 устанавливает триггер 180 в единичное состояние. Таким образом,.сигнал возбуждения начального узла распространяется по моделям узла 174 и моделям ветви 175 до тех пор, пока на один из входов 193 модели конечного узла 174 не поступает единичный сигнал. Модель конечного узла 174 отличается от моделей остальных узлов 174 наличием связи выхода элемента ИЛИ 188 с входом 199 элемента ИЛИ 191 (связь изображена пунктиром) . В этом случае на выходной шине 194 формируется сигнал логической единицы, который поступает на шину 194 всех входящих в конечный узел моделей ветви 175, а также на шину 42 блока 2 управления (фиг. 2) и через элемент ИЛИ 23 сбрасывает триггер 15 в нулевое состояние. Элемент И 19 .закрывается, а в счетчике 12 фиксируется значение функционала, которое индицируется блоком 39 индикации. Появление единичного сигнала на шине 194 моделей ветви 175, входящих в конечный узел, приводит к срабатыванию элемента И 211 в той модели ветви 175, в которой триггер 202 находится в единичном состоянии. Элемент индикации 215 индицирует модель ветви 175, принадлежащую оптимальной траектории. Наличие единичногосигна-. гта на выходе элемента И 211 приводит к срабатыванию элемента И 209 либо 210 в зависимости от состояния триггеров 200 и 201 соответственно. Элементы индикации 213 либо 214 индицирует знак (отрицательньй либо положительный) оптимального управляющего параметра U , Знак параметра управ-ления v в первой задаче управлен я .совпадает со знаком U, , а во второй задаче управления противоположен знаку и. Единичный сигнал с выхода элемента И 211 поступает на одну из шин 199 модели узла 174 и далее распространяется аналогичным образом до модели начального узла 174 сети. Таким образом, элементы индикации модели 1 сети индицируютоптимальные траектории, оптимальное управление, а счетчик 12 блока 2 управления фиксирует оптимальные значения функционала. Решение задач может производиться многократно с различных начальных злов, так как информация в модеях узлов 174 восстанавливается. Дейтвительно, если счетчики 176 и 178 ачинают счет с начального дополниельного кода приращения функционала, о счетчик 177 начинает счет с нуля. оэтому с момента переполнения счеф- ика, например, 176 до момента переолнения счетчика 177 в счетчике 176 осстанавливается начальный дополниельный код приращения функционала, сигнал переполнения счетчика 177 сбрасывает триггер 180 в нулевое состояние. Подготовка устройства к повторному решению задачи (режим возврата) обеспечивается нажатием кнопочного переключателя 31 (фиг. 2), который формирует единичный сигнал сброса на выходной шине 41 блока 2 управления. Этот сигнал сброса устанавливает счетчик 12 блока 2 управления в нулевое состояние, а также сбросцвает в нулевое состояние триггеры 179-181 всех моделей узлов 174 и триггеры 202 всех моделей ветви 175 сети. Устройство, помимо определения экстремальных путей на графе и экстремального значения функционала, поз воляет находить оптимальные значения ,вух параметров управления, что дает возможность решать два трша задач теорийдифференциальных игр, т.е. за дачи неантагонистических и антагонис тических игр. 11

I

т

t-

-

Ф14г.1 36 Решение задач теории дифференциальных игр позволяет использовать устройство для оптимального управления технологическ1гм процессом (или объектом) любой физи1еской природы в случаях управления одним или двумя параметрами, а также учесть действие возмущений на ход технологического процесса и этим повысить качество процесса управления. Автоматическая настройка модели сети на заданные параметры движения и параметры управления упрощает процесс подготовки исходных данных. Высокое быстродействие предлагаемого устройства обеспечиваемое параллельным способом решения задач на модели сети, позволяет в ускоренном масштабе времени прогнозировать изменение состояния технологического процесса (или объекта) и использовать предлагаемое устройство для целей контроля и диагностики.

1/5

f 7 о о I

f7 о

OJP-. j/j7 о o4-

23

о о

l N

о О-4

iL 4Л э о-«

.-I 5

f 2

5Р.

21

- J3 1

Л, 5Z

f

.ф

5J,

Фмг

Фиг.5 1 4164

Фиг.6 W 139 J6ti

.7

0IAZ.9

QF

т

tC-,

/35

т

т ii t.

л А