Двухтактный распределитель Советский патент 1984 года по МПК H03K17/62 

Изобретение относится к импульсной технике, в частности к электронным коммутаторам, и может быть использовано в устройствах автоматики и телемеханики. Известен .распределитель, содержащий элементы И-НЕ и тактовый вход Однако достоверность функционирования распределителя недостаточно высока. Известен также двухтактньй распределитель, содержащий П D -триггеров двухтактного действия на трех элементах И-НЕ, причем прямой выход каждого предьщущего D -триггера соединен с информационным входом последующего, первые тактовые входы четных } -триггеров соединены с первым тактовым входом распределителя, первые тактовые входы нечетны D -триггеров - с вторым тактовым входом распределителя, шина запуска которого соединена с установочным входом первого D -триггера 2. Недостатком известного распредел теля является -невысокая Достоверность функционирования в связи с тем, что при случайных сбоях теряется работоспособность и на выходах присутствует ложный код. Цель изобретения - повышение дос товерности функционирования. - Поставленная цель достигается те что в двухтактный распределитель, содержащий п D -триггеров двухтактного действия на трех элементах И-НЕ, причем прямой выход каждого предьщущего D -триггера соединен с информационным входом последующего первые тактовые входы четных D-три геров соединены с первым тактовым входом распределителя, первые та товые входы нечетных D -триггере/ с вторьм тактовым входом распредели теля, шина запуска которого соедине на с устанбвочным входом первого Б-триггера, введены блок контроля m из п, где т- вес кодов внутренн состояний, п - число выходов, элементы И, выходы которых являются соответствующими выходами распредел теля, шина запуска которого соединена с установочным входом второго S-триггера, причем прямой выход каж дого D -триггера соединен через ко денсатор с общей шиной, первым вхо дом соответствующего элемента И и соответствуюшд м входом блока кон роля, выход которого соединен с вторыми входами элементов И, вторые тактовые входы четных Р -триггеров соединены с вторым тактовым входом распределителя, а вторые тактовые нечетных D -триггеров - с первым тактовым входом распределителя. На фиг. 1 представлена функциональная схема двухтактного распределителя на четыре разряда; на фиг.2временная диаграмма его работы. Распределитель содержит четыре 1 -триггера двухтактного действия, каждый из которых построен на трех элементах И-НЕ. Первый D-триггер выполнен на элементах И-НЕ 1-3, второй - на элементах И-НЕ 4-6, третий - на элементах И-НЕ 7-9, четвертый - на элементах И-НЕ 10-12. Первые тактовые входы четных D-триггеров соединены с вторыми тактовыми входами нечетных D-триггеров и первым тактовым входом 13(Т1) распределителя. Первые тактовые входы нечетных D-триггеров соединены с вторыми тактовыми входами четных Г -триггеров и вторьм тактовым входом 14 (Т2) устройства. Шина 15 запуска соединена с установочными входами первого и второго Г-тригеров. Первые входы элементов И 16-19 соединены с соответствующими прямыми входами Q, Q2 , Q I) -триггеров, входами 20-23 блока 24 контроля и через соответствующие конденсаторы 25-28 с общей шиной. Прямой выход Q первого D -триггера соединен с информационным входом второго Б -триггера, прямой выход Q второго D -триггера - с информационным входом третьего Г)-триггера, прямой выход Q- третьего С -триггера - с информационным входом четвертого I) -триггера, а прямой выход Р4четвертого D -триггера - с информационным входом первого D -триггера. Выход блока 24 контроля соединен с вторыми входами элементов И 16-19, выходы которых являются соответствующими выходами 29-32 распределителя. Распределитель работает следующим образом.

31109903

В исходном состоянии все D -триг- и второй D-триггеры устанавливаются геры устройства находятся в нулевом в единичное состояние, состоянии, т.е. Q Q Q

После поступления инверсного импульса на шину 15 запуска первый

Цикл работы распределителя состоит из четырех тактов и иллюст5 рируется таблицей состояний.

ДВУХТАКТНЫЙ РАСПРЕДЕЛИТЕЛЬ, содержащий пБ -триггеров двухтактного действия на трех элементах И-НЕ причем прямой выход каждого предыдущего D -триггера соединен с информационным входом последующего, первые тактовые входы четных D -триггеров соединены с первым тактовым входом распределителя, первые тактовые входы нечетных Г -триггеров - с вторым тактовым входом распределителя, тина запуска которого соединена с установочным входом первого Р -триггера, отличающийся тем, что, с целью повьппения достоверности функционирования, в него введены блок контроля П1 и Г1 , где ш - вес кодов внутренних состояний, п- число выходов, элементы И, выходы которых являются соответствующими ч ыходами распределителя, шина запуска которого соединена с установочным входом второго Б -триггера, причем прямой выход каждого Т) -триггера со единен через конденсатор с общей с S шрпюй, первым входом соответствующего элемента И и соответствующим (Л входом блока контроля, выход которого соединен с вторыми входами элементов И, вторые тактовые входы четных Т) -триггеров соединены с вторым тактовым входом распределителя, а вторые тактовые входы нечетных D -триггеров - с первым тактовым входом распределителя. со со о со

Для устранения возможных состязаний элементы И-НЕ 2,5,8 и 11 имею задержку на срабатывание 2 обеспечиваемую конденсаторами 25-28, большую, чем задержка на срабатывание t остальных элементов устройства.

При переходе распределителя из первого такта работы во второй, в котором Т1 О, Т2 1, после задержек на срабатывание т выходы элементов И-НЕ 3,4,6 и 7 принимают значения соответственно 1, 1,0 и 0. В том же такте после задержки на срабатывание сигналы на выходах элементов И-НЕ 2 и 8 равны соответственно О и 1. Вследствие того, что Т jT , состязания, которые могут возникнуть при неодновременном переключении элементов И-НЕ 4 и 6 не вызывают изменения сигнала на выходе элемента И-НЕ 5 и второй)-триггер сохраняет свое состояние (Q, О.

При переходе распределителя из второго в третий такт работы после задержки на срабатывание т сигналы на выходах элементов И-НЕ 6,7,9 и 10 имеют значения соответственно 1,1, О и 0. После задержки на срабатывание fj сигналы на выходах элементов И-НЕ 5 и 11 становятся равным О и 1 соответственно. Так как задержка на срабатывание элемента И-НЕ 8 то при неодновременно переключении элементов И-НЕ 7 и 9 состояние третьего D -триггера устройства не изменяется.

При переходе распределителя из второго такта к третьему после задержки на срабатывание Т сигналы на выходах элементов И-НЕ 1,9,10 и 12 принимают знач(ения соответственно О, 1,1 и 0. После задержки на срабатывание fj состояния выходов элементов И-НЕ 2 и 8 становятся равными

Iи О соответственно. Так как задержка на срабатывание элемента И-НЕ

IIv больше, чем задержка на срабатывание f элементов И-НЕ 12 и

10, то при возможном состязании между последними изменение состояния четвертого D -триггера устройства не происходит.

При переходе распределителя из четвертого в первое состояние после задержки на срабатывание f выходы элементов И-НЕ 1,3,4 и 12 имеют состояния, равные 1,0,0 и 1 соответственно. После задержки на срабатывание I-i состояния выходов элементов И-НЕ 5 и 11 становятся равными 1 и О соответственно. Благодаря тому, что задержка на срабатывание элемента И-НЕ 2 больше, чем задержка на срабатывание Т элементов И-НЕ 1 и 3 при неодновременном переключении последних состояние первого D-триггера остается неизменным.

Таким образом, в каждом такте работы устройства только на двух его выходах присутствует сигнал 1, Блок 2А контролирует наличие двух сигналов 1 из четырех. При этом на выходе блока 24 имеется сигнал 1, деблокирующий элементы И 16-19 и разрешающий формирование выходных сигналов распределителя. В этом случае, если вес кодов, поступающих на входы 20-23 блока 24 контроля отличен от 2, т.о на выходе блока 24 контроля имеется сигнал О, что

позволяет фиксировать неисправность контролируемого двухтактного распределителя непосредственно в процессе его функционирования и запрещать формирование сигналов на выходах 29-32 устройства.

Технический эффект от использования изобретения заключается в повышении достоверности функционирования распределителя путем обеспечения контроля состояний распределителя и последующей блокировки ложных кодов на выход устройства.

Фиг 2

Такты