Делитель частоты следования импульсов Советский патент 1984 года по МПК H03K23/00 

Изобретение относится к импульсной технике и может быть использовано в синтезаторах частоты и устройствах синхронизации различных систем управления, автоматики и связи, особенно в тех, где необходимо осуществлять деление частоты на полуцелые числа.

Известные делитель частоты с дробным переменным коэффициентом деления, содержащий счетчик входных импульсов, выход которого подключен к первому входу счетчика выходных импульсов, выходу устройства и второму входу второго формирователя импульсов, первый формирователь импульсов, первый вход которого через дешифратор соединен с первым выходом счетчика выходных импульсов, а выход через элемент И - с первым входом элемента ИЛИ, второй вход которого соединен с входом устройства, фазосдвигающий элемент, вход которого соединен с входом устройства, первый выход подключен к третьему входу элемента И, а второй - к второму входу дешифратора, первый вход второго формирователя импульсов соединен с входом фазосдвигаюшего элемента, а выход - с вторым входом элемента И 1.

Недостатками такого делителя частоты являются неравномерность потока выходных импульсов и сложность.

Наиболее близким по технической суш,ности к изобретению является делитель частоты следования импульсов, содержащий источник входных сигналов, выход которого соединен непосредственно с входом первого элемента И-НЕ и через инвертор с входом третьего элемента И-НЕ, второй элемент И-НЕ, входы которого подключены к выходам первого и третьего элементов И-НЕ, а выход соединен с входом накопительного регистра, разрядные выходы последнего через кодирующий блок подключены к входам блока совпадения, выход последнего соединен с входом установки в «О накопительного регистра и входом управляющего триггера, прямой и инверсный выходы которого подключены к вторым входам первого и третьего элементов И-НЕ соответственно 2.

Недостатком известного устройства является существенная флуктуация моментов появления выходных импульсов, возрастающая с ростом коэффициента деления.

Цель изобретения - повышение стабильности работы путем уменьщения флуктуации фронтов выходных импульсов.

Поставленная цель достигается тем, что в делитель частоты следования импульсов, содержащий источник входных сигналов, два элемента совпадения, вход первого из которых подключен к выходу источника входных сигналов непосредственно, а вход второго через инвертор, элемент объединения. в.() которого соединены с выходами :). i Dii совпадения, блок совпадения, накопительный регистр и кодирующий блок, входы которого соединены с выходами накопительного регистра, а выходы - с входами блока совнадения, выход которого подключен к входу установки в «О накопительного регистра и входу управляющего триггера, введены два элемента задержки и два дополнительных элемента совпадения, причем первый эле.мент задержки включен между выходом инвертора и вторым входом первого основного элемента совпадения, второй - между выходом источника входных сигналов и вторым входом второго основного элемента совпадения, первый дополнительный элемент совпадения включен между инверсным выходом управляющего триггера и входом накопительного регистра, второй - между прямым выходом и входом установки в «О управляющего триггера, а вторые входы дополнительных элементов совпадения соединены с выходом элемента объединения. На фиг. I представлена структурная схема предлагаемого делителя частоты; на фиг. 2 - временные диаграммы, поясняющие его работу.

Делитель частоты следования импульсов содержит источник. 1 входных сигналов, первый 2 и второй 3 элементы совпадения, выход источника 1 входных сигналов подключен непосредственно к первому входу элемента 2 и входам элемента 3 через инвертор 4, элементы 5 и 6 задержки, между выходом инвертора 4 и вторым входом элемента 2 включен элемент 5 задержки, элемент 7 объединения подключен к выходам элементов 2 и 3 совпадения, дополнительные элементы 8 и 9 совпадения, вторые входы которых соединены с выходом элемента 7, первый вход элемента 8 подключен к инверсному выходу управляющего триггера 10, а первый вход элемента 9 - к прямому выходу триггера 10, выход элемента 9 соединен с входом установки в «О триггера 10 и является выходом всего устройства, выход элемента 8 соединен с входом накопительного регистра 11, представляющего собой двоичный счетчик, состоящий из N последовательно включенных триггеров. Разрядные выходы накопительного регистра 11 через кодирующий блок 12 подключены к блоку 13 совпадения, который может быть выполнен в виде N-входового элемента ИНЕ. Кодирующий блок 12 осуществляет подключение входов блока 13 совпадения к соответствующим разрядным выходам регистра 11 или к своей щине логической «1 в зависимости от требуемого коэффициента деления. Кодирующий блок 12 содержит шину логической «1 и N коммутирующих элементов с двумя входами и одним выходом, в качестве которых могут быть использованы тумблеры, электромеханические реле или электронные ключи. Один из входов такого коммутирующего элемента является входом

блока 12, HTopoii подключен к ujniie .югической «1, а его выход яг ляется выходом блока 12.

Выход блока 13 совпадения соединен с входом триггера 10 и входом установки в «О накопите 1ьного регистра.

Элементы 2,3,8 и 9 совпадения и элемент 7 объединения могут быть выполнены, например, в виде элементов И-НЕ. Элементы 5 и 6 задержки в простейшем случае представляют собой интегрируюи1ую RC-ueпочку, при этом наростание фронтов импульсов на соответствуюш,их входах элетов 2,и 3 происходит замедленно, а срабатывание этих элементов происходит с задержкой, определяемой параметрами RCцепочки.

Делитель частоты работает следующим образом.

Входной сигнал (фиг, 2а) типа меандр с выхода источника 1 входных сигналов поступает на вход инвертора 4 и инвертируется им (фиг. 26). На входы элемента 3 совпадения поступают инвертированный сигнал с выхода инвертора 4 и входной сигнал, задержанный элементом 6 задержки (фиг. 2в). На входы элемента 2 совпадения поступают входной сигнал (фиг. 2а) и сигнал с выхода инвертора 4, задержанный элементом задержки 5 (фиг. 2г). В результате на выходе элемента 3 получается последовательность коротких импульсов, моменты появления которых соответствуют отрицательному перепаду входного сигнала (фиг. 2а), а на выходе элемента 2 - положительному (фиг. 2е). Элемент 7 формирует из этих двух последовательностей одну (фиг. 2ж), период повторения импульсов которой равен половине периода входного сигнала.

Пусть устройство находится в исходном состоянии. При этом триггер 10 и регистр 11 обнулены. Тогда на первом входе элемента 9 присутствует уровень логического «О с прямого выхода (фиг. 2з) триггера 10, а на первом входе элемента 8 - уровень логической «1 с инверсного выхода (фиг. 2и) триггера 10.

Импульсы с выхода элемента 7 проходят через элемент 8 на вход регистра I1 и накапливаются в нем. Когла число импульсов, поступивших в регистр И, соответствует числу К, установленному в кодирующем блоке, на выходе блока 13 совпадения появляется перепад напряжения (фиг. 2к), который обнуляет регистр 11 и устанавливает триггер 10 в единичное состояние. Длительность импульса на выходе блока 13 определяется суммой задержки выключения триггеров накопительного регистра по входу установки в «О и задержки включе ния блока совпадения. Если эта длительность недостаточна для срабатывания триггера 10, она может быть увеличена за счет

введения дополнительного :.,:: .,;. - ,; ,-. ки на входе установки в «dv pciiniiM I;.

В результате переключении триггера IJ - на входе элемента 8 устанавливается уровень логического «О, а на входе элемента 9 - уровень логической «1, и (К+1)-й импульс с выхода элемента 7 проходит только через элемент 9 на выход делителя частоты (фиг. 2л) и, кроме того, переводят триггер 10 в исходное состояние. После этого на входе элемента 9 устанавливается уровень логического «О, а на входе элемента 8 - уровень логической, и цикл работы устройства повторяется.

5 Длительность выходного импульса делителя частоты определяется суммой задержки выключения триггера 10 и задержки включения элемента 9. Если эта длительность по тем или иным причинам недостаточна, то она может быть увеличена за счет

0 введения дополнительного элемента задержки между выходом элемента 9 и входом установки в «О триггера 10 или за счет дополнительного формирования выходного импульса делителя частоты известными ме5 тодами.

Период повторения выходного сигнала делителя частоты равен 0,5 Т-(К+1), где Т - период повторения входного сигнала. При этом коэффициент деления составляет 0,5 (K-f 1).

0 Таким образом, при изменении установленной с помощью коммутирующего блока емкости регистра 11 от О до К импульсов, коэффициент деления меняется от 0,5 и до К/2 + 0,5.

Число триггеров п, которое- определяет

5 максимальную емкость накопительного регистра, -определяется из условия

1 ,

где т- максимальный требуемый коэффициент деления делителя частоты.

В известном устройстве выходной сигнал является выходным сигналом накопительного регистра , т.е. последовательного цифрового делителя частоты. В силу независимости флуктуации выходных сигналов

5 каждого триггера, входящего в регистр, дисперсия временного положения импульсов на выходе такого регистра определяется суммой дисперсий временного положения выходных импульсов каждого триггера. При одинаковых характеристиках триггеров, составляющих накопительный регистр, дисперсия временного положения сигнала на его выходе в п раз больше, чем та же дисперсия на выходе одного триггера (п - число отдельных триггеров в ре5 гистре;

Таким образом, в известном делителе частоты флуктуации фронтов выходных импульсов определяются флуктуациями

гигнала li огде.и.ном тршчсрг и числом утих трштеров. Флуктуации фронтов В1)1ходных им11у;1ьсов делителя часгогы особенно проявляются ири б().1ьи1и значениях коэффициента деления.

В нред.та1-ае 1ом делителе частоты выходной сигнал выделяется посредством эле мента совпадения из последовательности импульсов на входе накопительного регистра, и его флуктуации определяются только этим элетиентом совпадения, а они не превышают флуктуации сигнала одного триггера. .- .;

Если, например, требуемый коэффициент деления равен 1023,5 в накопительном регистре известного делителя частоты должно быть десять триггеров. Это приводит к тому, что дисперсия временного положения импульсов на его выходе будет по крайней мере в десять раз больше, чем на выходе предлагаемого делителя частоты.

Таким образом, изобретение позволяет при малых флуктуациях временного положения выходных импульсов осуществлять деление частоты входных импульсов на любое полуцелое число.

ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ; содержащий источник входных сигналов, два элемента совпадения, вход первого из которых подключен к выходу источника входных сигналов непосредственно, а вход второго - через инвертор, элемент объединения, входы которого соединены с выходами элементов совпадения, блок совпадения, накопительный регистр и кодирующий блок, входы которого соединены с выходами накопительного регистра, а выходы - с входами блока совпадения, выход которого подключен к входу установки в «О накопительного регистра и входу управляющего триггера, отличающийся тем, что, с целью повыщения стабильности работы путем уменьшения флуктуации фронтов выходных импульсов, в него введены два элемента задержки и два дополнительных элемента совпадения, причем первый элемент задержки включен между выходом инвертора и вторым входом первого основного элемента совпадения, второй - между выходом источника входных сигналов и вторым входом второго основного элемента совпадения, первый дополнительный элемент совпадения включен между ин версным выходом управляющего триггера и входом накопительного регистра, второй - между прямым выходом и входом установки в «О управляющего триггера, а вторые входы дополнительных элементов, совпадения соединены с выходом элемента объединения. сд N3 4