Устройство для оценки амплитуды узкополосного случайного процесса Советский патент 1989 года по МПК G06F17/18 

. 1/(99 регистром сдвига, и задержанное значение используется для формирования оценки знаковой корреляционной функции и управления реверс1 шными счетчиками, на входы которых поданы.число- импульсные коды абсолютного значения входного сигнала, формируемые преобразователем. Полученные коды оценки используются для управления коэМш- циентами деления делителей частоты импульсов, которые обеспечивают деле ние числа импульсов, соответствугоирлх квадрату значения оценки коэффициента полузнаковой корреляции д11я задерж ки на половину периода, на оценки этой функцрш для задержки знаковой функции на период и на значение модуля синуса оценки знаковой коррелящюнной функции, формируемой с помощью элемента постоянной памяти. Устройство содержит компаратор 1, шину 2 нулевого потенциала, информ - ционный вход 3 устройства, инвертор 4, коммутатор 5, первый и второй элементы Pi 6, И 7, аналого-цифровой преобразователь 8, триггер 9, накапливающий сумматор 10, счетчик 11, регистр 12, дополнительный регистр 13, регистр 1А сдвига, элемент РАЗНОЗНАЧ- НОСТЬ 15, элемент 2И-ШШ 16, блоки 17 и 18 постоянной памяти, блоки 19 и 20 деления, третий элемент И 21, умножитель 22 частоты, делитель 23 частоты, дополнительный сумматор 24, вход 25 пуска тактовой частоть, формирователь 26 импульсов, 1 ил.

Устройство обеспечивает повышение точности оценки амплитуды при высоком уровне шумов и малом интервале корреляции для быстроменяющихся сигналов. Для исследуемого процесса компаратором формируется оценка знаковой функции, которая задерживается регистром сдвига, и задержанное значение используется для формирования оценки знаковой корреляционной функции и управления реверсивными счетчиками, на входы которых поданы число - импульсные коды абсолютного значения входного сигнала, формируемые преобразователем. Полученные коды оценки используются для управления коэффициентами деления делителей частоты импульсов, которые обеспечивают деление числа импульсов, соответствующих квадрату значения оценки коэффициента полузнаковой корреляции для задержки на половину периода, на оценки этой функции для задержки знаковой функции на период и на значение модуля синуса оценки знаковой корреляционной функции, формируемой с помощью элемента постоянной памяти. Устройство содержит компаратор 1, шину 2 нулевого потенциала, информационный вход 3 устройства, инвертор 4, коммутатор 5, первый и второй элементы И 6, И 7, аналого-цифровой преобразователь 8, триггер 9, накапливающий сумматор 10, счетчик 11, регистр 12, дополнительный регистр 13, регистр 14 сдвига, элемент РАВНОЗНАЧНОСТЬ 15, элемент 2И-ИЛИ 16, блоки 17 и 18 постоянной памяти, блоки 19 и 20 деления, третий элемент И 21, умножитель 22 частоты, делитель 23 частоты, дополнительный сумматор 24, вход 25 пуска тактовой частоты, формирователь 26 импульсов. 1 ил.

Изобретение относится к устройствам оценки характеристик узкополосных случайных процессов при наличии помех и шунов и может быть использовано в системах вычислительной техни

ки и устройствах контроля.

Целью изобретения является повышение точности устройства для оценки амплитуды узкополосного случайного

процесса.

На чертеже показана структурная схема устройства для оценки амплитуды узкополосного случайного процесса

Устройство для оценки амплитуды узкополосного случайного процесса содержит компаратор 1, ширину 2 нулевого потенциала и информационный вход 3 устройства, который соединен непосредственно и через инвертор 4 с информационными входами коммутато - ра 5, перв.ый 6 и второй 7 элементы И, аналого-цифровой преобразователь 8 триггер 9, накапливающий сумматор 10 счетчик 11 и регистр 12, информационные входы которого соед11нены с выхо дани счетчика 11, счетный вход кото рого соединен с выходом первого эле- мента И 6, первый вход второго элемента И 7 соединен с прямым выходом триггера .9, дополнительньй регистр 13 регистр 14 сдвига, элемент РАВНОЗНАЧНОСТЬ 15, элемент 16, первый блок 17 постоянной памяти, в котором записана функция модуля синуса, второй блок 18 постоянной памяти, в Которой записана функция возведения

в квадрат, первый блок 19 и второй блок 20 деления, третий элемент И 21 умножитель 22 частоты и делитель 23 частоты, дополнительный накапливающий сумматор 24, выходы которого с входами первого блока 17 постоянной памяти, выходы которого соединены с входами делителя первого блока 19 деления, входы делимого которого соединены с выходами второго блока 18 постоянной памяти, входы которого соединены с выходами накапливающего сумматора 10, информационные входы которого соединены с выходами аналого-цифрового преобразователя 8, которые соединены с информационными входами дополнительного накапливающего сумматора 24.

Выходы сумматора 24 соединены с входами делимого второго блока 20 деления, выходы и входы делителя которого соединены соответственно с входами дополнительного регистра 13 и выходами блока 19. Вход 25 тактовой частоты соединен с входом умножителя 22 частоты, выход которого соединен с тактовым входом аналого- цифрового преобразователя 8, счетным входом триггера 9, прямой выход которого соединен с первым входом первого элемента И 6, тактовыми вхо- дами регистра 14 сдвига и делителя 23 частоты, а также первым входом первой группы входов по И элемента 2И-ИЛИ 16 и первым инверсным входом второй группы входов по И элемента 2И-ИЛИ 16, выход которого соелинен

с входом управления аналогового коммутатора 5. Вторые входы первой и второй групп входов по И элемента 2И- ИПИ 16 соединены соответственно с первым и вторым инверсным выходами регистра 14 сдвига, информационный вход которого соединен с выходом компаратора 1 и первым входом элемента РАВНОЗНАЧНОСТЬ 15, выход и второй вход которого соединены соответственно с вторым входом первого элемента И 6 и вторым инверсным выходом регистра 14 сдвига.

Выход аналогового коммутатора 5 соединен с входом аналого-цифрового

|:U(t;) Sgn А

h rJlL, „,

„( tf) Sgn U(t, -T)U Z.U(ti) Sign U(t;- T)

V -e.i 1

где U(t|) - ВХОДОВЫЙ сигнал в мо-

мент времени Т; T 1/fg - период, соответствующий центральной часг тоте узкополосного случайного процесса; С - нормируюв(ий коэффициент, который зависит от выбранной размерности и числа выборок за период.

Устройство работает следующим образом.

Сигнал, характеризующий исследуемый процесс, подается на вход 3 УСТ- ройства. Компаратор 1 формирует логический сигнал, характеризующий знаковую функцию входного сигнала. На вход 25 устройства подан тактовый сигнал, который обеспечивает запуск умножителя 22 частоты, который на своем выходе формирует сигнал с частотой ff, в N раз превосходящей центральную частоту исследуемого узкополосного случайного процесса. Указанный сигнал с частотой f посту пает на счетный триггер 9, на выходе которого частота импульсов равна с ff/2. Эти импульсы обеспечивают сдвиг значений знаковой функции в регистре 14 сдвига так,, что на инверсном вы- ходе этого регистра сдвига формируется значение знаковой функции с |{ержкой на величину периода. Благода

преобразователя 8, выход умножителя 22 частоты соединен с вторым входом второго элемента И 7 и первым РХОДОМ I третьего элемента И 21, второй вход которого соединен с инверсным выходом триггера 9 выходы второго 7 и третьего 21 элементов И соеди1шны с тактовыми входами соответственно накопительного сумматора 10 и дополнительного накопительного сумматора 24. Устройство содержит также формирователь 26 импульсов,

I

В случае оценку амплитуды можно получить используя соотношение

ря инверсии по вьЪсоду элемент РАВНОЗНАЧНОСТЬ 15 обеспечивает формирование функции совпадения знаковых функций, которая в моменты поступления тактовых импульсов на входе элемента И 6 управляет счетом счетчика 11, в котором формируется оценка знаковой автокорреляционной функции G,(Т), которая после окончания формирования переписьтается в регистр 12,

С выходов регистра 12 код оценки G(T) поступает на блок 17 постоянной памяти, который обеспечивает формирование кода, пропорционального /sin GxCT)/. Исследуемый сигнал поступает также на коммутатор 5, на выходе которого формируются произведения исследуемого сигнара на значения тактовых функций с задержками на половину периода Т и период Т, которые последовательно преобразуются аналого-цифровым, преобразователем 8 и накапливаются соответственно в сумматоре 10 и сумматоре 24, где фор- мирукггся оценки полузнаковой автоТкорреляционной функции R и R(t)

соответственно. Оценка

«(1

поступает на блок 18, который формирует код, квадрата этой величины. Блоки 19 и 20. деления обеспечивают формирование нормированной оценки в соответствии

с указанным соотношением, причем вьт- ходной код, пропорциональный амплитуде у9кололоспой случайной составля кпцей, переписьшается в выходной ре- гистр 13 по импульсу с выхода форми- ро пате ля 26 импульсов, которьгй запускается импульсами с выхода делителя 23 частоты, которые соответствуют окончаниям формирования соответствую ющих оценок, обеспечивая запись в регистр 12 и сброс счетчика 11 и сумматоров 10 и 2А.

Поскольку оценка формируется с нормированием по R(T), обеспечивает- ся исключение влияния спада во времени автокорреляционной функщш (предполагается спад по экспоненциальному яакону)

R2

fJ- HZfel

(fr)

Поскольку оценка формируется для сдвинутого во времени эиачеиия фун- (кции И знаковой функции, влияиие аддитивных шумов.снижено, а нормирование, по ISin G(Т)/обеспечивает исклю- чение влияния шума на результаты из- йерения, на оценку амплитуды, посколку обеспечивается нбрмироваияе в со- ответствии- гЧТХ-ь г(|) и с учетом (1) и yl o )

R.

R

sin

сСтУ/

Таким образом, исключается смеще- ние оценки амплитуды, свяэциное с влиянием случайного шума, что обеспечивает повьш1ение точности и помехоустойчивости,

Формула изобретения

Устройство для оценки амгоштуды уэхолопосного случайного процесса, содержащее триггер, прямой выход которого подключен к первому входу первого элемента И, выход которого соединен со счетным входом счетчика, выход которого подключен к информаo

5

0

5

Q

5

0

5

0

5

ционному входу регистра, прямой выход триггера соединен с первым входом второго элемента И, формирователь импульсов, выход которого подключен к тактовому входу дополнительного регистра, компаратор, вход которого соединен непосредственно и через инвертор с информационными входа-. ми коммутатора и является информационным входом устройства, аналого-цифровой преобразопатель, накапливающий сумматор, отличающееся тем, что, с целью повышения точности, устройство содержит регистр сдвига, элемент РАВНОЗНАЧНОСТЬ, элемент 2И-ИЛИ, два блока постоянной памяти, два блока деления, третий элемент И, дополнительный накапливающий сумматор, умножитель и делитель частоты, выход которого соединен с входом формирователя импульсов, с входом установки в О счетчика, накапливающего сумматора, дополнительного накаплива-- ющего сумматора, и регистра, выход которого соединен с адресным входом первого блока постоянной памяти, выгр ход которого соединен с входом делителя первого блока деления, вход делимого которого соединен с выходом второго блока постоянной памяти, ад-, ресный вход которого подключен к выходу накапливающего сумматора, информационный вход которого объединен с информационным входом дополнительного накапливающего сумматора и соединен с выходом аналого-цифрового преобразователя, выход дополнительного накапливающего сумматора подклкг- чен к входу делимого второго блока деления, выход и вход делителя которого соединены соответственно с входом дополнительного регистра и с выходом первого блока деления, выход умножителя частоты подключен к тактовому входу аналого-цифрового преобразователя, к :входу триггера, прямой выход которого со- . единен с тактовыми входами регистра сдвига, и делителя частоты, с первыми прямым и инверсным входами элемента 2И-ИПИ, выход которого подключен к управляющему входу коммутатора, вторые входы элемента 2И-Ш1И соединены соответственно с инверсным и прямым выходами регистра сдвига, информационный вход которого объединен с первым входом элемента РАВНОЗНАЧ ИОСТЬ и соединен с выходом компара1494.4

тора, выход и второй вход элемента РАВНОЗНАЧНОСТЬ подключены соответственно к вторым яходам первого элемента И и к инверсному выходу регистра сдвига, выход коммутатора соединен с информационным входом аналого-цифрового преобразователя, инверсный выход триггера подключен к первому входу третьего элемента И, второй JQ

И)

пход которого объединен с нторьтм входом второго элемента И и подключен к выходу умножителя частьты, выходы второго и третьего элементов И соединены соответственно с тактовыми рхо- дамн накапл1геа ощего и дополнительного накапливающего сумматоров, вход умножителя частоты является входом тактовой частоты устройства.