Преобразователь перемещения в код Советский патент 1984 года по МПК G08C9/00 

Изобретение относится к автоматике и вычислительной технике, в час ности к устройствам, преобразующим угловое или линейное перемещение в цифровой код, и может быть исподьзовано для контроля величины перемещения механизмов на станках и установках, предназначенных для обработки крупногабаритных и длинномерных изделий. Известен преобразователь переме-щения в код, содержащий генератор, четыре делителя частоты, вход первого из которых соединен с выходом генератора и счетньм входом второго делителя частоты, а выход соединен с входом третьего делителя частоты, фазорасщепитель, вход которого подключен к выходу третьего делителя частоты, фазовращатель, вход которого соединен с выходом фазорасщепителя, звено кинематической связи вала фазовращателя с перемещающимся механизмом, квантователь, первый вход которого подключен к выходу фазовращателя, а второй вход - к выходу второго делителя частоты и счетно му входу четвертого делителя частоты регистр, информационный вход которого соединен с выходом четвертого делителя частоты, вход синхронизации с выходом квантователя, а выход - с кодовой шиной, и формирователь импульсов, вход которого подключен к выходу третьего делителя частоты, а выход подключен к входам сброса втор го и четвертого делителей частоты lj Недостатком преобразователя яв.:-.яется ограниченный диапазон преобразуемого перемещения, которое осущест вляется однозначно только в пределах одного оборота вала фазовращателя, т.е. от О до ЗбО, Наиболее близким по. технической сущности к изобретению является ппеобразователь перемещения в код, содержащий генератор, пять Делителей частоты, вход первого из которых соединен -с выходом генератора и сче ным входом второго делителя частоты а выход соединен с входом третьего делителя частоты, фазорасщепитель, вход которого подключен к выходу третьего делителя частоты, фазовращатель, вход которого соединен с выходом фазорасщепителя, звено кинематической связи вала фазовращателя с перемещающимся механизмом, квантователь, первый вход которого подключен к выходу фазовращателя, второй входк выходу второго делителя частоты и счетному входу четвертого и пятого делителей частоты, а третий вход к выходу третьего делителя частоты, регистр, информационный вход которого соединен с выходом четвертого делителя частоты, вход синхронизации с выходом квантователя, а выход - с кодовой шиной, счетчик числа оборотов вала фазовращателя, информационный вход которого подключен к выходу третьего делителя частоты, а вход синхронизации - к выходу квантователя, запоминающее устройство, информационный вход которого соединен с выходом пятого делителя частоты, адресный вход считывания - с выходом счетчика числа оборотов вала фазовращателя, а выход - с входом предустановки четвертого делителя частоты, счетчик числа периодов опорного сигнала и два формирователя импульсов, вход первого .из которых подключен к выходу третьего делителя частоты, а выход - к входу синхронизации четвертого делителя частоты и входу счетчика числа периодов опорного сигнала, вход второго формирователя импульсов соединен с первымвыходом счетчика числа -периодов опорного сигнала, второй выход которого соединен с адресным входом записи запоминающего устройства, а выход второго формирователя импульсов подключен к входу сброса второго и пятого делителей частоты 21 . Недостаток известного преобразователя - пониженная точность преобразования вследствие ограничения макcимaJJьнoй частоты генератора временем, необходимым для выполнения трех операций последовательно в течение одного и того же импульса генератора при перемещениях механизма, соответствующих началу каждого оборота вала фазовращателя. Такими операциями являются счет количества оборотов вала фазовращателя, перезапись кода начала развертки из запоминающего устройства в четвертый делитель частоты и перенос кода из четвертого делителя частоты в регистр. Целью изобретения является повышение точности преобразователя. Указанная цель достигается тем, что в преобразователь перемещения в 3 код, содержащий генератор, выход которого подключен к входу первого и счетному входу второго делителя частоты, первый выход первого делителя частоты через третий делитель частоты подключен к входу фазорасщепителя и информационному входу счетчика числа оборотов фазовращателя, выход фазорасщепителя через фазовращатель, вал которого является входом преобра зователя, подключен к первому входу квантователя, выход второго делителя частоты подключен к счетным входам четвертого и пятого делителей частоты и второму входу квантователя, выход которого подключен К входам синхронизации счетчика числа оборотов и регистра, выход которого является выходом преобразователя, выход счетчика числа оборотов подключен к адресному входу считывания первого блока памяти, к информационному входу которого подключен выход пятого делителя частоты, а к адресному входу записи - первый выход счетчика числа периодов опорного сигнала, второй выход счетчика числа периодов опорного сигнала через первый формирователь импульсов подключен к входам сброса второго и пятого делителей частоты, второй формирователь импульсов, выход которого подключен к входу счетчика числа периодов опор ного сигнала, выход четвертого делителя частоты подключен к информацион ному входу регистра, введены дешифра тор, второй блок памяти, коммутатор формирователь кода операции, арифметико-логическое устройство и задатчик кода, первый вход дешифратора подключен к выходу третьего делителя частоты, второй вход - к второму выходу первого делителя частоты, первый выход дешифратора подкхючен входу второго формирователя импульсов, второй выход - к первому входу коммутатора и третий выход - к первому входу второго блока памяти, выход которого подключен к второму входу KpMMyTaToiia и через формирователь кода операции к первому входу арифметико-логического устройства, к второму входу второго блока памяти подключен ВЫХОД квантователя, выход коммутатора подключен к входу синхронизации четвертого делителя частоты, выход первого блока памяти подключен к второму входу арифметико 35 логического устройства, выход задатчика кода по/;ключен к третьему входу арифметико-логического устройства, выход которого подключен к входу предустановки четвертого делителя частоты. На фиг. 1 представлена функциональная схема преобразователя; на фчг, 2 - временные диаграммы его работы; на фиг. 3 - диаграмма распределения углов. Преобразователь перемещения в код содержит генератор 1, делители 2-6 частоты, фазорасщепитель 7, фазовращатель 8, квантователь 9, регистр 10, кодовую шину 11, счетчик 12 числа оборотов, первый блок 13 памяти, счетчик 14 числа периодов опорного сигнала, формирователи 15 и 16 импульсов, дешифратор 17, второй блок 18 памяти, коммутатор 19, формирователь 20 кода операций, арифметикологическое устройство 21, задатчик 22, звено 23 кинематической связи, механизм 24 перемещения. Преобразователь работает следующим образсм. Импульсы тактовой частоты поступают с выхода генератора 1 на счетные входы первого 2 и второго 3 делителей частоты, отношение коэффициента деления которых соответствует передаточному отношенгао звена 23 кинематической связи вала фазовращателя 8 с перемещающимся механизмом 24. Сигнал с первого выхода делителя 2 частоты используется для получения при помощи третьего делителя 4 частоты сигналов кодовой развертки для фазовращателя 7, формирующего двухфазную или трехфазную систему питающих напряжений для фазовращателя 8 типа вращающегося трансформатора или сельсина. На выходе фазовращателя 8 образуется сигнал, фазовый сдвиг которого относительно опорного сигнала (фиг. 2а) - одной из фаз питания фазовращателя 8 - пропорционален угловому перемещению вала фазовращателя 8, а следовательно, и перемещению механизма 24, связанного с валом фазовращателя 8 через звено 23. Этот сигнал поступает на первый вход квантователя 9. На второй вход квантователя 9 проходят импульсы с выхода второго делителя 3 частоты, которые используются для квантования по фазе выходного сигнала фазовращателя 8. S1 На выходе квантователя 9 формируются узкие квантованные по фазе импуль сы (фиг. 2б), частота которых в зависимости от направления вращения вала фазовращателя 8 ниже или выше частоты опорного сигнала (фиг. 2а). Квантованные по фазе импульсы поступают на вход синхронизации ре1истра 10 и вход синхронизации счетчика 12 числа оборотов вала фазовращателя 8, Эти импульсы в счетчике 12 числа оборотов вала фазовращателя 8 используются для получения сигналов направления счета из сигналов, поступающих на его информационный вход с выхода третьего делителя 4 частоты. Выходной сигнал счетчика 12 числа оборотов вала фазовращателя 8 поступает на адресный вход считывания первого блока 13 памяти. В первом блоке 13 памяти хранится информация, представлякщая собой коды перемещений, соответствующие началу оборотов вала фазовращателя в диапазоне контролируемых перемещеНИИ механизма 24. Содержимое блока 13 памяти формируется из кодовой развертки пятого делителя 6 частоты, на счетный вход которого поступают с выхода второго делителя 3 частоты импульсы, имеющие вес одной дискреты перемещения. Кодовая развертка, поступающая на информационный вход блока 13 памяти, соответствует максимальному перемещению механизма 24. Выборку из кодовой развертки необходимых кодовых значений и пере нос их в блок 13 памяти осуществляют импульсы, приходящие с первого выхода счетчика 14 числа периодов опорного сигнала на адресный вход записи блока 13 памяти. Считывание информации из блока 1 памяти обеспечивается выходным сигналом счетчика 12 числа оборотов вала фазовращателя 8. На выход блока 13 памяти поступает информация, представляющая собой код перемещения, соответствующий началу текущег

оборота вала фазовращателя-8.

Синхронизация работы второго 3 и пятого 6 делнтелей частоты осуществляется импульсами, поступаницими на вход сброса делителей 3 и 6 частоты с выхода первого формирователя 15, запускаемого сигналом с второго выхода счетчика 14 числа периодов опорсрответствующие началу формирования сигналов А, В и С:

при коде О; при коде п; при коде М-п.

Сигналы а, b и с поступают с второго выхода дешифратора 17 на первый 5 ного сигнала при установке в нем нулевой кодовой комбинации. Переключение счетчика 14 числа периодов опорного сигнала производится с часто той опорного сигнала импульсами с выхода второго формирователя 16, управляемого с первого выхода дешифратора 17. На первый и второй входы дешифратора 17 поступает соответственно с выхода третьего делителя 4 частоты и второго выхода первого делителя 2 частоты сигналы, образующие кодовую развертку (фиг. 2в) с количеством дискретных состояний, равных М: где fgi - частота опорного сигнала; f2 - частота генератора 1. В дешифраторе 17 сигналы кодовой развертки (фиг. 2в) преобразуются в шесть сигналов, которые распределяются по трем выходам дешифратора 17 следующим образом. На третьем выходе дешифратора 17 группируются логические сигналы А (фиг. 2г), В (фиг. 2д) и С (фиг. 2е), соответствующие трем участкам круговой диаграммы (фиг. 3), отражающей взаимосвязь между кодовой разверткой (фиг. 2в) и изменением углового положения вала фазовращателя 8: . А 1 при коде от О до п-1, М где п гт с округлением до ближайшего целого числа; В 1 при коде от п до М-п-1; С 1 при коде от М - п до М-1. Сигналы А, В и С поступают с третьего выхода дешифратора 17 на информационный вход узла памяти 18, в котором фиксируется логический уровень этих сигналов в момент прихода квантованного по фазе импульса с выхода квантователя 9. На втором выходе дешифратора 17 группируются логические сигналы а (фиг. 2ж), b (фиг. 2з) и с (фиг. 2и), вход коммутатора 19, а сигнал а, совпадающий с передним фронтом опор ного сигнала (фиг. 2а), дополнитель но поступает через первый выход де-т шифратора 17 на вход формирователя управляющего счетчиком А числа пер одов опорного сигнала. Кодовая комбинация, зафиксирован ная в блоке 18 памяти, поступает на формирователь 20 кода операции и второй вход коммутатора 19, реализу щего логическую функцию D: D . где А , Вф и Сф - зафиксированные в узле памяти 18 ло гические уровни сигналов А, В и С Коммутатор 19 пропускает на вход синхронизации четвертого делителя 5 частоты один из сигналов а, b или с (фиг. 2к), который осуществляет запись в четвертый делитель 5 частоты кода, поступающего на его вход пред установки с выхода арифметико-логического устройства 21, в качестве которого может быть использована, например, микросхема 155 ИПЗ. На второй вход арифметико-логического устройства 21 приходит с выхода бло ка 13 памяти код L, соответствующи началу кодовой развертки для текущего i-ro оборота вала фазовращателя 8. На третий вход арифметикологического устройства 21 поступает с задатчика 22 код п. На первый вход арифметико-логического устройс ва 21 с выхода формирователя 20 поступает кодовая комбинация, представляющая для арифметико-логическо го устройства 21 код операции Е: Е , где Р - код операции вычитания Q - код операции переноса инфор мации L с первого входа арифметико-логического устройства 21 на его выход; Р - код операции суммирования L; +п. В зависимости от кода операции на первом входе арифметико-логического устройства 21 на его выходе образуется либо код L;, либо код LJ t п, что соответствует на фиг. 3 трем угловым положениям вала фазовращателя 8 в пределах каждого оборота с кодовыми значениями а, Ь, с. Величина кода на выходе арифметико-логического устройства 21 и момент переноса его в четвертый делиталь 5 частоты зависят от углового положения вала фазовращателя 8. При перемещениях механизма 24, которьм соответствует сектор А на диаграмме (фиг. 3), квантованный по фазе импульс (фиг. 2б) записывает в блок 18 памяти единичный сигнал Am. Этот сигнал вызывает появление на выходе формирователя 20 кода операции вычитания, в результате чего на выходе арифметико-логического устройства 21 образуется код L| -п. Кроме того, сигнал Am разрешает прохождение через коммутатор 19 на вход синхронизации четвертого делителя 5 частоты сигнала с (фиг. 2к), которьй обеспечивает запись в четвертый делитель 5 частоты кода , поступающего на его вход предустановки. При угловых положениях вала фазовращателя 8, которым соответствует сектор В на диаграмме (фиг. 3), квантованный по фазе импульс (фиг. 2б) записывает в блок 18 памяти единичный сигнал Вд). По сигналу Вл, формирователь 20 организует на первом входе арифметико-логического устройства 21 код операции переноса информации L- с второго входа арифметико-логического устройства 21 на его выход, а коммутатор 19 пропускает на вход синхронизации четвертого делителя 5 частоты сигнал а (фиг. 2к), обеспечивающий запись в него кода L . Аналогично при угловых положениях вала фазовращателя В, которым соответствует сектор С на диаграьме (фиг. 3), квантованный по фазе импульс (фиг. 26) записывает в узел памяти 18 единичный сигнал Qp. По сигналу Сл, формирователь 20 выдает на первый вход арифметико-логического устройства 21 код операции суммирования, который обеспечивает образование на выходе арифметико-логического устройства 21 кода L, +п, записываемого в че твертый делитель 5 частоты сигналом b (фиг. 2к), поступающим при зтом через коммутатор 19. Таким образом, в процессе перемещения механизма 24 в пределах каждого оборота связанного с ним через звено 23 вала фазовращателя 8 трижды происходит согласованное изменение величины кода, поступающего на вход предустановки четвертого делителя 5 частоты, и момента поступления сигнала (фиг. 2к) на его вход синхронизации. Изменение момента переноса кода с выхода арифметико-логического устройства 21 в четвертый, делител 5 частоты, сопровождакщееся коррекцией кода на величину ±п дискрет при угловых положениях вала фазовращателя 8, соответствующих секторам А и С на диаграмме (фиг. 3), позволяет обеспечить однозначное соответствие кодовой развертки (фиг. 2л) в четвер том делителе 5 частоты реальному перемещению механизма 24 в момент прихода квантованных по фазе импульсов (фиг. 26) на вход синхронизации регистра 10, с которого на выход ную шину 11 поступает информация (фиг. 2м) о текущем положении механизма 24. При этом сигналы (фиг. 2к) поступакяцие с выхода коммутатора 19, не только никогда не совпадают во времени с квантованными по фазе импульсами (фиг. 26), но и отстоят от них практически всегда не менее чем на 1/3 периода опорного сигнала (фиг. 2а). Смещение во времени.момента форми рования сигналов (фиг. 2к) на выходе коммутатора 19, осуществляющих запис в четвертый делитель 5 частоты начального кода развертки, по отношению к моменту прихода квантованных по фазе импульсов (4мг. 26) приводит к тому, что в предлагаемом устройстве не возникает необходимости выполнения в течение одного и того же импульса генератора 1 более двух логичес их операций: считывания кода с четвертого делителя 5 частоты в регистр 10 и счета количества оборотов вала фазовращателя 8 в счетчике 12, осуществляемых квантованными по фазе импульсами (фиг.-26). Поскольку в случае изменения текущего количества оборотов вала фазовращателя 8 смена начального кода развертки в четвертом делителе 5 частоты происходит только по сигналу (фиг. 2к) с выхода коммутатора 19, т.е. уже при другом импульсе генератора 1, то считывание кода с четвертого делителя 5 частоты в регистр 10 и счет количества оборотов вала фазовращателя 8 в счетчике 12 могут осуществляться квантованными по фазе импульсами (фиг. 26) одновременно. В результате зтого максимальная частота импульсов генератора 1 ограничивается в предлагаемом устройстве только временем, необходимые для выпо11нения одной логической операции. Поскольку в предлагаемом устройстве максимальная частота генератора примерно в три раза превьш1ает максимальную частоту генератора в известном устройстве, то и точность преобразования перемещения в код в предлагаемом устройстве оказьшается примерно во столько же раз вьш1е, чем в известном устройстве. ГЛ П Г1П ГП П П П ПП П П П П П П П П П П П П I I i 11 I I I I I -л i

Фчг.2 ГП П Г t I I П ПП. П П г. П П П I t I I I I

ПРЕОБРАЗОВАТЕЛЬ ПЕРЕМЕЩЕНИЯ В КОД, содержащий генератор, выход которого подключен к входу первого и счетному входу второго делителя частоты, первый выход первого делителя частоты через третий делитель частоты подключен к входу фазорасщепителя и информационному входу счетчика числа оборотов фазовращателя, выход фазорасщепителя через фазовращатель, вал которого является входом преобразователя, подключен к первому входу квантователя, выход второгд делителя частоты подключен к счетным входам четвертого и пятого делителей частоты и второму входу квантователя, выход которого подключен к входам синхронизации счетчика числа оборотов и регистра, выход которого является выходом преобразователя, выход счетчика числа оборотов подключен к адресному входу считывания первого блока йамяти, к информационному входу которого пoдкJFвoчeн выход пятого делителя частоты, a к адресному входу записи - первый выход счетчика числа периодов опорного сигнала, второй выход счетчика числа периодов опорного сигнала через первьм формирователь импульсов подключен к входам сброса второго и пятого делителей частоты, второй формирователь импульсов, выход которого подключен к входу счетчика числа периодов опорного сигнала, выход четвертого делителя частоты подключен к информационному входу регистра, отличающийся тем, что, с целью повьшения точности пре.образователя, в него введены дешифратор, второй блок памяти, коммутатор, формирователь кода операции, арифметико-логическое устройство и задатчик кода, первый вход дешифратора подключен к выходу третьего делителя частоты, второй вход - к второму выходу пе|)вого делителя частоты, первый выход дешифратора подключен к входу второго формирователя импульсов, второй выход - к первому входу коммутатора и третий выход - к первому входу второго блока памяти, .выход Которого подключен к второму входу коммутатора и через формирователь кода операции к первому входу арифметико-логического устройства, к второму входу второго блока памяти подключен выход квантователя, выход коммутатора подключен к входу синхронизации четвертого делителя частоты, выход первого блока памяти подключен к второму входу арифметикологического устройства, выход задат-. чика кода подключен к третьему входу арифметико-логического устройства, выход которого подключен к входу предустановки четвертого делителя частоты.