Преобразователь перемещения в код Советский патент 1985 года по МПК H03M1/64 

Изобретение относится к автомати ке и вычислительной технике и может бь1ть использовано для преобразовани углового или линейного перемещения в цифровой код. Известен преобразователь перемещения в код, содержащий генератор, делитель частоты, вход которого под ключен к выходу генератора, фазорасщепитель, вход которого соединен с выходом делителя частоты, фазовращатель, вход которого подключен к выходу фазорасщепителя, звено кинематической связи вала фазовращате ля с перемещакицимся механизмом, нуль-орган, вход которого соединен с выходом фазовращателя, элемент задержки, вход которого подключен к выходу нуль-органа, два формирова теля иьшульсов, первые входы которых соединены с выходом генератора, второй вход первого формирователя импульсов соединен с выходом нульоргана, а второй вход второго формирователя импульсов соединен с выходом элемента задержки, элемент И, первый вход которого подключен к выходу первого формирователя- импульсов, а второй вход - к выходу второго формирователя импульсов, и блок элементов И, который может быть выполнен на базе регистра, информационный вход которого соединен с выходом делителя частоты, а вход синхронизации - с выходом элемента И, выход регистра соединен с кодойой шиной tl J Недостатком этого преобразовател является пониженное быстродействие ограниченное частотой выходного сигнала фазовращателя, с которой осуществляется обновление кода на выходе преобразователя. Наиболее близким к изобретению по технической сущности является преобразователь перемещения в код, содерхсащий генератор, первьй выход которого через первьй делитель частоты подключен к входу фазорасщепителя и первым входам коммутатора и первого дешифратора, первый выход генератора подключен к второму -вход первого дешифратора и первому вход второго делителя частоты, первый выход первого дешифратора подключе к второму входу второго делителя частоты, выход которого подключен торому входу коммутатора, выход азорасщепителя подключен к входу азовращателя, первый выход которого одключен к входу первого формироваеля уровня, выход которого подклю- . ен к третьему входу коммутатора и ходу формирователя импульсов , выод которого подклю1чен к первому ходу блока синхронизации, ко втоому входу которого подключен второй ыход генератора, выход блока синронизации подключен к первому входу егистра, выход коммутатора подклю ен к второму входу peгиctpa 23. Недостатком известного преобразователя является невысокое быстродействие. Цель изобретения - повышение быстродействия преобразователя. Поставленная цель достигается тем, что в преобразователь перемещения в код, содержащий генератор, первый выход которого через первьй делитель частоты подк:лючен к входу фазорасщепителя и первым входам коммутатора и первого дешифратора, первьй выход генератюра подключен к второму входу первого дешифратора и первому входу второго дeлитeJiIЯ частоты,, первый выход первого дешифратора подключен к второму входу второго делителя частоты, выход которого подключен к второму.входу коммутатора, выход фазорасщепителя подключен к входу фазовращателя, первьй выход которого подключен к входу первого формирователя уровня, формирователь импульсов, выход которого подключен к первому входу блока синхронизации, к второму входу которого подключен второй выход генератора, выход блока синхронизации подключен к первому входу регистра, выход коммутатора подключен к второму входу регистра, введены 2(п - 1) дополнительных делителейчастоты, второй дешифратор, сумматор по модулю два и ( п- 1) дополнительных формирователей уровня, а фазовращатель вьтолнен с л -фазным выходом, (п - J) выходов фазовращателя подключены к входам соответствующих дополйи: тельных формирователей уровня, выходы которых подключены к входам дешифратора и входам сумматора по модулю два, выход которого подключен к входу формирователя импульсов, выход второго дешифратора подключен к тре.тьему входу коммутатора, первьй

3

выход генератора подключен к первым входам дополнительных делителей частоты, выходы которых подключены со ответственно к четвертым 2(п - 1) входам коммутатора, вторые 2(п - 1) выходов первого дешифратора подключены к вторьвм входам соответствующих дополнительных делителей частоты.

На фиг. I представлена блок-схема преобразователя перемещения в код на фиг. 2 и 3 - примеры вьшолнения фазовращателя с п-фазным выходом; на фиг. 4 - диаграмьш, поясняющие работу преобразователя.

Преобразователь содержит генератор 1, первый делитель 2 частоты, фазорасщепитель 3, фазовращатель 4, фop в poвaтeль 5 уровня, регистр 6, кодовую шану 7, сумматор 8 по модулю два, формирователь 9 импульсов, блок 10 синхронизации, первый 11 и второй 12 дешифраторы, коммутатор 13, звено 14 кинематической связи, механизм 15, перемещение которого преобразуется в код, второй делитель

16частоты, дополнительные делители

17частоты и дополнительные формирователи 18 уровня.

Преобразователь работает следующим образом.

Импульсы тактовой частоты постуnaioT с первого выхода генератора t на входы первого делителя 2 частоты, второго делителя 16 частоты, пёрвь вход первого дешифратора 11 и счетный вход 2(и - 1) дополнительнь1х делителей 17 частоты.

Первый делитель 2 частоты формирует сигналы (фиг. 4,а) кодовой развертки, которые подаются на вход фазорасщепителя 3, второй вход первого дешифратора 11 и первый информационный вход коммутатора 13.

Из сигналов (фиг. 4, а) кодовой Р1азвертки первого делителя 2 частоты фазорасщепитель 3 вырабатывает двухфазную или трехфазную систему питающих напряжений для фазовращателя 4 типа вращающегося трансформатора или сельсина с п-фазным выходом.

Первый дешифратор 11 формирует из кодовой комбинации, образуемой кодовой разверткой (фиг. 4,«) первого делителя 2 частоты и тактовой частотой генератора 1, сигналы обнул-ения делителей 17 частоты. Сигналы обнуления вырабатываются первым дешифрато663094

ром 11 при кодовых значениях на его входах, соответствующих фазовым сдвигам прямых сигналов на (п - 1) выходах фазовращателя 4, а также проJ тивофазных им сигналов, по отношению к сигналу на его первом выходе. На диаграммах (фиг. 4S, в,г,д, е) показан вид сигналов обнуления, получаемых при использовании в преобfO разователе фазовращателя 4 с трехфазным выходом. С первого выхода первого дешифратора 11 сигнал поступает на вход обнуления второго делителя 16 частоты, с второго выхода - на f5 вход обнуления первого дополнительного делителя 17 частоты и так далее, обеспечивая в них необходимое смеще.ние начала кодовых разверток (фиг. 4 ) Сигналы кодовых разверток (фиг. 4,о(,ж, ,, А ) делителей

20 2, 16 и 17 частоты подаются на соответст1вукщие информационные входы коммутатора 13. Управление передач ей сигналов кодовой развертки с у-го информационного входа на выход ком5мутатора 13 осуществляется единичным сигналом, подаваемым с j-ro выхода второго дешифратора 12 на у-и вход управления коммутатора 13. Сигналы управления коммутатором 13 выраба0тываются вторым дешифратором 12 из выходных сигналов формирователей 5 и 1В уровней.

На входы формирователей 5 и 18 уровней поступают с выходов фазовращателя 4 сигналы (фиг. 4,м,н, в) синусоидальной формы, которые преобразуются в формирователях 5 и 18 уровней в сигналы (фиг. 4,n,fi, е) прямоугольной формы по переходам

0 синусоидальных сигналов через нулевой уровень.

Фазовый- сдвиг обоих фронтов сигналов (фиг. 4,л,р, с), образующихся на выходах формирователей 5 и 18

5 уровней, относительно кодовых разверток (фиг.4|«|,«, },и , к л) соответствующих делителей частоты пропорционапен угловому перемещению вала фазовращателя 4, а следовательно,

0 и перемещению механизма 15, связанного с валом фазовращателя 4 через звено 14.

Из выходных сигналов (фиг. 4,п,р , с) формирователей 5 и 18 уровней второй дешифратор 12 вьфабатывает поочередно на каждом из своих выходов, единичные сигналы управления коммутатором 13, которые обеспечивают передачу на выход коммутатора 13 кодо вых значений отдельных участков кодовых разверток (фиг. 4,«,ж, J,M, к, / делителей 2, 16 и 17 частоты. Вид ко довой развертки, получаемой на выходе коммутатора 13 и информационйом входе регистра 6, показан на диаграмме I (фиг. 4). Частота этой кодовой развертки выше частоты напряжения питания фазовращателя 4, равной частоте кодовой развертки (фиг.4, ( ) первого делителя 2 частоты в 2 и раз - в число раз, равное количеству кодовыхразверток, участвующих в формировании кодовой развертки (фиг. 4, т) на информационном входе регистра 6. : Выходнйе сигналы (фиг. 4,п,р, с ; формирователей 5 и 18 уровней испол зуются также для получения сигналов обеспечивающих запись кода в регистр 6, Для зтого.они подаются на входы сумматора 8 по модулю два, щего сигнал (фиг.4, ч), изменяющий свой уровень с единичного на нулево или обратно при каждом изменении уровня сигнала на любом из его входов. Сигнал (фиг. 4, ) с вькода су матора 8 по модулю два, имеющий частоту в h раз более высокую по сравнению с частотой сигнала на одном из его входов, поступает на фор 1мирователь 9 импульсов по перепаду сигнала,частота которых вдвое вьпие частоты сигнала на его входе или в 2п раз больше частоты сигнала на любом из выходов фазовращателя 4. Эти импульсы подаются на первый вход б ка 10 синхронизации,на второй вход 1 9 оторого поступают синхроимпульсы второго выхода генератора 1. На ыходе блока 10 синхронизации обрауются квантованные по фазе импульы (фиг. 4, Ф), представляющие соой одиночные синхроимпульсы, проедшие с второго входа блока Ю инхронизации на его выход после исезновения импульсов на первом входе блока 10 синхронизации. Импульсы (фиг. 4, ф),.поступающие с выхода блока 10 синхронизации на вход синхронизации регистра 6, обеспечивают перенос в него кода с его информационного входа. . Код (фиг. 4, 7(), зафиксированньй в регистре 6, подается на кодовую шину 7. Частота кодовой развертки (фиг.4, т) на информационном входе регистра 6 . частота квантованных по фазе И1 ульсов (фиг. 4, f), поступающих на синхронизируемый вход регистра 6, в 2п раз превышает частоту выходных сигналов (фиг. 4,м, ((, в) Фазовращателя 4, обеспечивают перенос в него кода с его информационного входа. Код (фиг. 4, х), зафиксированный в регистре 6, подается на кодовую шину 7. Использование изобретения позволяет повысить точность преобразования перемещения в код за счет сни-. жения динамической ошибки преобразователя практически в и раз, что сопровождается повьштением качества и достоверности преобразования.

ПРЕОБРАЗОВАТЕЛЬ ПЕРЕМЕЩЕНИЯ В КОД, содержащий генератор, первый выход которого через первый делитель частоты подключен к входу фазорасщепителя и первым входам коммутатора и первого дешифратора, первый выход генератора подключен к второму входу первого дешифратора и первому входу второго делителя частоты, первый выход первого дешифратора подклю.чен к второму входу второго делителя частоты, выход которого подключен к второму входу коммутатора, выход фазорасцепителя подключен к входу фазовращателя, первый выход которого подключен к входу первого формирователя уровня, формирователь импульт сов, выход которого подключен к первому входу блока синхронизации, к втором. входу которого подключен второй выход Генератора, выход блока синхронизации подключен к первому входу регистра, выход коммутатора подключен к второму входу регистра, отличающийся тем, что, с целью повышения быстродействия преобразователя, в него введены 2(п -1) дополнительных делителей частоты, второй дешифратор, сумматор по модулю два и (п - 1) дополнительных формирователей уровня, фазовращатель выполнен с р-фазным выходом,( п- 1) выходов фазовращателя подключены к входам соответствукицих дополнительньк формирователей уровня, выходы которых подключены к входам дешифра(Л тора и входам сумматора по модулю два, выход которого подключен к вхос: ду формирователя иьшульсов, выход второго дешифратора подключен к третьему входу коммутатора, первый выход генератора подключен к первым входам дополнительных делителей часет тоты, выходы которых подключены соответственно к четвертым 2( п- 1) О5 входам коммутатора, вторые 2(п- 1) 00 выходов первого дешифратора подклюо о чены к вторым входам соответствующих дополнительных делителей частоты.