Аналоговый фазометр Советский патент 1984 года по МПК G01R25/00 

Изобретение относится к электрическим измерениям, а именно к измерению угла фазоврго сдвига между :двумя низкочастотными сигналами синусоидальной формы. Известен аналоговьй фазометр, содержащий входные ограничители, триггеры и основайньй на выпрямлении и пследующем выделении среднего значения амплитуд сигнала, совпадаю щих по знаку двух входных синусоидальных напряжений, преобразованных в прямоугольные импульсы lj . Однако обеспечение малого запаздывания преобразования и минимальной пульсации выходного напряжения в таком устройстве затруднительно. Наиболее близким к изобретению явпяется фазометр, содержащий два усилителя-ограничителя, два интегра тора с разрядными ключами в цепях обратной связи и схему фиксации ана логового сигнала. Разность мгновенных значений линейно изменяющихся во времени участков треугольных импульсов, формируемых на выходах и теграторов, пропорциональна фазовому сдвигу входных сигналов. Указанная разность запоминается и хранится схемой фиксации аналогового сигнала 2J , Недостатком известного устройства является .наличие аналогового запоминающего блока, так как обеспечение минимальной погрешности во всем диапазоне измерения фазового . сдвига затруднительно, особенно ког да отношение времени выборки к времени хранения мало, а скорость изме нения фазового сдвига значительна. Кроме того, коррекция выходного напряжения в известном устройстве происходит только ,один.раз за перио Цель изобретения - повьш1ение точ ности и быстродействия. Указанная цель достигается тем, что в аналоговый фазометр, содержащ два входных усилителя-ограничителя и два интегратора со своими разрядными ключами в цепях обратной связи введены вторые входные резисторы ин теграторов, два управлякнцих суммато ра один выходной сумматор, причем первые входы интеграторов соединены с выходом первого усипителятограничителя, вторые входы интеграторов соединены с выходом второго усилите ля-ограничителя, первый инвертирующий вход первого управляющего сумматора соединенс отрицательным зажимом источника питания, первый инвертирующий .вход второго управляющего сумматора соединен с положительным зажимом источника питания, вторые инвертирующие входы обоих управляющих сумматоров соединены с выходом второго усилителя-ограничителя, неинвертирующие входы обоих управляющих сумматоров соединены с выходом первого усилителя-ограничителя, выходы первого и второго управляющих.сумматоров соединены со входами разрядных ключей соответственно первого и вто-. рого интеграторов, выходы первого и второго интеграторов соединены соответственно с инвертируюп1им и неинвертирующим входами выходного сумматора. На фиг. 1 приведена структурная схема фазометра; на фиг. 2 - временная диаграмма напряжений, поясняющая работу устройства. Фазометр содержит первьй и второй усилители-ограничители 1 и 2, выходы которых срединены с первым и вторым входами первого и второго интеграторов 3 и 4 со своими разрядными ключами 5 и 6 в цепях обратной связи интеграторов, первьй и второй управляницие сумматоры 7 и 8, первые входы которых подсоединены к выходу усилителя-ограничителя 1 и к первым входам интеграторов 3 и 4, а вторые входы подключены к выходу усилителяограничителя 2 и ко вторым входам интеграторов 3 и 4, при этом третий вход сумматора 7 соединен с шиной минус источника питания, а сумматор 8 - с шиной плюс, выходной сумматор 9, входы которого соединены с выходами интеграторов 3 и 4, разрядные ключи которых соединены с выходами су1 маторов 7 и 8. Выход сумматора 9 является выходом устройства. Устройство работает следующим образом. Синусоидальные входные напряжения и (.и Uj подаются на входы усилителей-ограничителей 1 и 2, которые формируют на своих выходах двуполярные . прямоугольные импульсы U и 1} (фиг.2 о и 5 ).Амплитуды импульсов напряжений и и и являются одинаковыми и определяются величиной напряжений вспомогательного двупопярного

источника питания, модули напряжений которого равны Е .

Интеграторы 3 и 4 производят одновременное интегрирование суммы напряжений УЗ и 1/4 , вчд которой приведен на фиг.2 Ь . В промежутке времени от момента i| до i разрядны ключ 5 разомкнут, и выходное напряжение интегратора 3 описывается выражением

Ufe-kj U..

t,

в промежутке времени от момента t, ДОЬй разрядный ключ 6 разомкнут и выходное напряжение интегратора 4 описывается выражением

U .

Ur--k (,

где N - передаточные коэффициенты интеграторов, которые для обоих входов каждого интегратора выбираются одинаковыми.

Каждый из интеграторов за один цикл разомкнутого состояния своих разрядных ключей производит интегрирование двух соседних разнополярных импульсов суммы 0 + и , при этом благодаря сдвигу циклов интегрирования на половину периода на выходах интеграторов образуются трапециевидные импульсы и и и J одинаковой формы, но разной полярности (фиг.22) Разность мгновенных значений этих импульсов во времени неизменна и пропорциональна фазовому сдвигу входных сигналов.

Вьщеление разности U iJg осзтцествляется при помощи выходного сумматора 9 параллельного действия, работа которого описывается выражением

U,-kiU,-Ue.

При этом передаточный коэффициент К выбирается одинаковым для инвертирующего и неинвертирующего входов сумматора 9,

Для управления работрй разрядных ключей 5 и 6 используются управляющие сумматоры 7 и 8 параллельного действия. Как следует из сравнения iфиг.26 и 22 , для обеспечения опи- .

санной последовательности работы интеграторов разрядные ключи 5 и 6 должны быть поочередно замкнуты в те промежутки времени, когда сумма UI + UA равна нулю (фиг.2а ). В эти промежутки времени отличной от нуля является разность сигналов приведенная на фиг.2 е . Дпя замыкания ключа 5 должны бьггь использо.ваны отрицательные импульсы разности У -у. , а для замыкания ключа 6 положительные импульсы этой разности Для обеспечения четкой работы разрядных ключей, вьшолненных, например, на основе полевых транзисторов с р-П переходом, как в приведеннойна фиг.1 схеме, требуется дополнительное усиление и смещение разности и/) (фиг.2 иа ) . В качестве источникаопорного напряжения для получения смещения используется двуполярный источник питания, модули напряжений которого равны Е. Работа управляющих сумматоров 7 и 8 описывается вьфажениями

6-,l-EVt2(U,-UO-. Ив-Щ-ЕиЩиз-и),

в которых передаточные коэффициенты К и К2 по соответствующим входам

сумматоров 7 и 8 выбираются из условия четкой работы разрядных клю чей во всем диапазоне изменения напряжений ijg и и.

При изменении полярности фазового сдвига входных сигналов на обратную изменяется полярность импульсов на выходах интеграторов 3 и 4, а также полярность напряжения ОлНа, выходе фазометра.

Предлагаемое устройство принципиально позволяет получить более высокую точность, так как выходной сигнал в предлагаемой схеме отрабатывается с одинаковой точностью при любом фазовом сдвиге входных напряжений и при любой скорости изменения этого сдвига во времени.

Устройство также обладает более высоким быстродействием, так как коррекция выходного напряжения произво:дится два раза за период.

АНАЛОГОВЫЙ ФАЗОМЕТР, содержащий два входных усилителя-ограничителя и два интегратора со своими разрядными ключами в цепях обратной связи, отличающийся тем, что, с целью повьшения точности и быстродействия в него дополнительно введены входные резисторы интеграторов, два управляющих сумматора и один выходной сумматор, причем первые входы интеграторов соединены с выходом первого усилителя-ограничит ел я, вторые входы интеграторов соединены с выходом второго усилителя-ограничителя, первый инвертирующий вход первог.о управляющего сумматора соединен с отрицательным зажимом источника питания, первый инвертирующий вход второго управляющего суиматора соединен с полсшительным зажимом источника питания, вторые инвертирующие входы обоих угфавляющих . сумматоров соединены с выходом второго усилителя-ограничителя, неинвертирующие входы обоих управляющих сумматоров соединены с выходом первого усилителя-ограничителя, выходы пер(Л вого и второго управляющих сумматоров соединены со входами разрядных ключей соответственно первого и второго интеграторов, выходы первого и второго интеграторов соединены соответственно с инвертирующим и не |ИНвертирзтащим входами выходного сум00 матора. ND д :л д