УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ВЫСОТНО-СКОРОСТНЫХ ПАРАМЕТРОВ ЛЕТАТЕЛЬНОГО АППАРАТА Советский патент 2005 года по МПК B64D43/00 

Устройство для измерения высотно-скоростных параметров летательного аппарата, содержащее вычислитель, первые приемники статического и полного давления, соединенные пневмотрактами с двумя измерителями давления, первый блок вычитания, блок деления и измеритель температуры заторможенного потока, выходы которых соединены с входами вычислителя, отличающееся тем, что, с целью повышения точности измерения высотно-скоростных параметров летательного аппарата, в него введены второй и третий блоки вычитания, первый и второй сумматоры, блок питания, таймер, вторые приемники статического и полного давления, два электропневмоклапана, третий измеритель давления, двухпозиционный коммутатор, два дифференцирующих звена, две линии задержки, четыре ключа и четыре запоминающих устройства, при этом вторые приемники статического и полного давления через электропневмоклапаны соединены с третьим измерителем давления, выходы ключей соединены с входами запоминающих устройств, информационные входы первого и второго ключей соединены соответственно с выходами первого и второго измерителей давления, информационные входы третьего и четвертого ключей объединены и подключены к выходу третьего измерителя, входы двухпозиционного коммутатора соединены с блоком питания и таймером, а выходы – первый – с электропневмоклапаном статического давления непосредственно и через первые дифференцирующее звено и линию задержки – с управляющими входами первого и третьего ключей, а второй – с электропневмоклапаном полного давления непосредственно и через вторые дифференцирующее звено и линию задержки – с управляющими входами второго и четвертого ключей, входы второго блока вычитания соединены с выходами первого измерителя давления и первого запоминающего устройства, входы третьего блока вычитания – с выходами второго измерителя давления и второго запоминающего устройства, входы первого сумматора – с выходами второго блока вычитания и третьего запоминающего устройства; входы второго сумматора – с выходами третьего блока вычитания и четвертого запоминающего устройства, а выходы первого и второго сумматоров соответственно подключены к первым и вторым входам первого блока вычитания и блока деления.