Устройство для контроля работоспособности приемника цифровой информации Советский патент 1989 года по МПК H04B17/00 H04B3/46 

§

фиН

ры 8 и 9 нижних частот, сумматор 10, усилитель 11, эл-т ИСКЛЮЧАЮЩЕЕ ИЛИ , 12, счетчики 13 и 16 импульсов, де- шифратор 17, дифференцирующую цепь 18, интеграторы 19 и 20, блок 21 вычитания, вычислитель 22 коэф. искажений, измеритель 23 уровня, кнопку 24 Пуск и кнопку 25 Стоп, инвер- то1 26. Устр-во осуществляет провер- ку работоспособности приемника, т.е. проверку его способности правильно выделять информацию из высокочастотного цифрового сигнала с заданным коэф, искажений. Если зарегистрированное счетчиком 16 число ошибок превышает допустимое при яяданном уровне искажений, то приемник ие соответствует предъявленным требованиям. Если приемник из-за отказа какого-либо каскада вообще неработоспособен, то сигнал на его выходе будет полностью некоррелирован с эталонной последовательностью, формируемой г-ром 1. 4 ил.

Изобретение относится к электросвязи. Цель изобретения - повышение точности и полноты контроля. Устройство содержит г-р 1 псевдослучайной последовательности, модулятор 2, г-р 3 несущей, эл-т задержки 4, индикатор 5, г-р 6 тактовых импульсов, формирователь 7 дроблений, фильтры 8 и 9 нижних частот, сумматор 10, усилитель 11, эл-т ИСКЛЮЧАЮЩЕЕ ИЛИ 12, счетчики 13 и 16 импульсов, дешифратор 17, дифференцирующую цепь 18, индикаторы 19 и 20, блок вычитания 21, вычислитель 22 коэф. искажений, измеритель 23 уровня, кнопку 24 Пуск и кнопку 25 Стоп, инвертор 26. Устройство осуществляет проверку работоспособности приемника, т.е. проверку его способности правильно выделять информацию из высокочастотного цифрового сигнала с заданным коэф. искажений. Если зарегистрированное счетчиком 16 число ошибок превышает допустимое при заданном уровне искажений, то приемник не соответствует предъявленным требованиям. Если приемник из-за отказа какого-либо каскада вообще неработоспособен, то сигнал на его выходе будет полностью некоррелирован с эталонной последовательностью, формируемой г-ром 1. 4 ил.

Изобретение относится к электросвязи и может быть использовано в устройствах контроля систем и обору- дования передачи и приема цифровой информации.

Цель изобретения - повышение точности и полноты контроля,

На фиг. 1 представлена структурна электрическая схема предлагаемого устройства; на фиг. 2 - структурная электрическая схема формирователя дроблений} на фиг, 3 - структурная электрическая схема вычислителя коэффициента искажений; на фиг, 4 - временные диаграммы работы предлагаемого устройства.

Устройство для контроля работо- способности приемника цифровой информации содержит (фиг, 1) генератор I 1 псевдослучайной последовательности

модулятор 2, генератор 3 несущей, элемент 4 задержки, индикатор 5 ге- нератор 6 тактовых импульсов, формирователь 7 дроблений, первый 8 и второй 9 фильтры нижних частот, сумматор 10, усилитель 11, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 12, первый счетчик 13 импульсов, первый 14 и второй 15 ключи, второй счетчик 16 импульсов, дешифратор 17, дифференцирующая цепь 18, первый 19 и второй 20 интеграторы, блок 21 вычитания, ВЫЧИС- литель 22 коэффициент искажений, измеритель 23 уровня, кнопку 24 Пуск кнопку 25 Стоп и инвертор 26, Формирователь 7 дроблений содержит (фиг, 2) первый-третий интеграторы 27-29 и сумматор 30. Вычислитель 22 коэффициента искажений содержит (фиг. 3) первый 31 и второй 32 ключи, первый 33 и второй 34 логарифма

Q 5 Q

5

торы, блок 35 вычитания и масштабирующий усилитель 36,

Устройство работает следующим образом.

После подключения устройства к контролируемому приемнику цифровых сигналов и включения питания оператор нажимает кнопку 24 Пуск, служащую для коммутации цепей питания (не показаны) с генератором 6 тактовых импульсов. При этом сбрасывается кнопка 25 Стоп, служащая для обнуления первого счетчика 13, и генератор 6 вырабатывает тактовые импульсы (фиг. 4,1-4.5). Интервал следования тактовых импульсов с первого выхода генератора 6 (фиг. 4,1) равен длительности элементарных посылок цифрового сигнала, для приема которого служит контролируемый приемник. Интервал следования тактовых импульсов с второго выхода генератора 6 (фиг, 4.2) равен половине длины псевдослучайной последовательности, формируемой генератором 1, Интервалы следования тактовых импульсов в первом, втором и третьем каналах третьего выхода генератора 6 (фиг, 4,3- 4,5) равны соответственно 0,5; 0,25 и 0,125 длительности элементарных посылок цифрового сигнала. Тактовые импульсы с первого выхода генератора 6 через открытый первый ключ 14 подаются на генератор 1, формирующий под их воздействием псевдослучайную бинарную последовательность (фиг, 4,6). Одновременно первый счетчик 13 начинает подсчет тактовых импульсов. Бинарная псевдослучайная последовательность посылок пос;тоянного тока проходит через второй фильтр 9 с регулируемой полосой пропу. кания.

Второй фильтр 9 служит для внесения н формируемый сигнал временных преоладаний. Полоса пропускания второго фильтра 9 устанавливается исходя из требуемого при испытаниях уровня временных преобладаний. Сигнал (фиг. 4.7) с вьгхода второго фильтра 9 поступает на первый (неинвертиру- ю ций) вход сумматора 10, на второй (инвертирующий) вход которого поступает сигнал дроблений, вырабатываемый формирователем 7 следующим образом.

Число каналов третьего выхода генератора 6, а следовательно, параметры дроблений, выбираются исходя из требований к формируемому сигналу Рассмотрение работы формирователя 7 проводится при числе каналов 3. Тактовые импульсы трехканального третьего выхода генератора 6 (фиг. 4.3-4.5 поступают соответственно на входы интеграторов 27, 28 и 29 формирователя 7. Параметры интеграторов 27-29 формирователя 7 выбраны из условия равенства в каждом из них времени заряда, времени разряда и периода следования входных импульсов.

При этом на выходе интеграторов 27-29 формируются сигналы, временные диаграммы которых приведены на фиг. 4.8-4.10 соответственно. Эти сигналы складываются в сумматоре 30 формирователя 7, с выхода которого на второй (инвертирующий) вход сумматора 10 поступает сигнал дробления (фиг. 4.11). В сумматоре 10 происходит сложение сигналов (фиг. 4.7 и 4.11), при этом на его выходе формируется напряжение (фиг. 4.12), представляющее собой бинарную последовательность с дроблениями и временными преобладаниями. Далее эта последовательность поступает на информационный вход усилителя 11 с автоматической регулировкой усиления на управляющий вход которого поступает с выхода первого фильтра 8 низкочастотное напряжение (фиг,.13), которое формируется первым фильтром 8 из импульсной последовательности, поступающей на его вход с второго выхода генератора 6. Уровень этого напряжения определяет глубину регулировки усиления в усилителе 11, а значит уровень амплитудных преобладаний, вносимых в сигнал. Требуемый уровень амплитудных преобладаний ус15

0

9А2366

танавливается регулировкой коэффициента передачи парного фильтра 8. Таким образом, на выходе усилителя 11 формируется бинарный информационный сигнал (фиг. 4.14). пораженный всеми видами искажений - дроблениями, амплитудными и временными преобладаниями. Этот сигнал подаетQ ся на первый управляющий вход модулятора 2, на второй вход которого подается с генератора 3 высокочастотное напряжение несущей. При этом на выходе модулятора 2 формируется высокочастотный цифровой сигнал, пораженный всеми видами искажений. Этот сигнал подается на вход испытуемого приемного устройства (не показан).

Величина коэффициента искажений, вносимых в цифровой сигнал, измеряется следующим образом. Сигнал с выхода генератора 1 (фиг. 4.6) подается на ин формационный вход первого интегратора 19, выходное напряжение

25 которого равно площади неискаженной псевдослучайной последовательности.

Одновременно на информационный вход второго интегратора 20 подается искаженный бинарный информационньш сигнал (фиг. 4.14). При этом на выходе второго интегратора 20 формируется напряжение, равное площади искаженной псевдослучайной последовательности. Полученные напряжения подаются соответственно на первый и второй

входы блока 21 вычитания, на выходе которого формируется разностное напряжение. I

Напряжение с выходов блока 21 и

0 первого интегратора 19 поступает соответственно на первый и второй входы вычислителя 22, являющиеся информа ционными входами первого 31 и второго 32 ключей вычислителя 22, При запол45 нении первого счетчика 13 (его объем равен длине псевдослучайной последовательности) на выходе дешифратора 17 формируется сигнал 1, поступающий н третий вход вычислителя 22 и

0 отпирающий первый 31 и второй 32 ключи, вычислителя 22, а также отпирающий первый ключ 14 через инвертор 26 и запирающий второй ключ 15, При этом через первый 33 и второй 34 логаg рифматоры вычислителя 22 сигналы поступают на входы блока 35 вычитания, откуда разностный сигнал поступает на масштабирующий усилитель 36 с коэффициентом усиления 20, на выходе

30

которого формируется напряжение, равное величине коэффициента искажений цифрового сигнала в децибелах. Это напряжение фиксируется и измерителем 23 уровня.

Проверка работоспособности приемника, т.е. проверка его способности правильно выделить информацию из высокочастотного цифрового сигнала с заданным коэффициентом искажений, осуществляется следующим образом, , Сформированный на выходе модулятора 2 высокочастотный цифровой сиг- .нал с заданным коэффициентом искаже НИИ подается на вход приемника. При этом на его выходе через время прохождения сигнала через приемник формируется сигнал, представляющий собо выделенную из искаженного сигнала цифровую последовательность, которая подается на второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 12, на первый вход которого поступает через элемент 4 задержки (с временем задержки прохождения сигнала через приемник) эталонная цифровая последовательност с генератора 1. В элементе ИСКЛЮЧАЮЩЕЕ ИЛИ 12 происходит поэлементное сравнение эталонной и вьиеленной из искаженного сигнала цифровых последовательностей. Каждое несовпадение регистрируется вторым счетчиком 16, По окончании псевдоуслучайной последовательности первый счетчик 13 заполняется, на выходе дешифратора 17 формируется сигнал 1, Этот сигнал, поступает на управляющий вход второго ключа 15, отпирает его и число ошибок, зарегистрированное, вторым счетчиком 16, вьшодится на индикатор 5. Если зарегистрированное число ошибок превышает допустимое при заданном уровне искажений, значит приемник не соответствует предъявляемым требованиям. Если приемник из-за отказа какого-либо каскада вообще неработоспособен, то сигнал на его выходе будет полностью некоррелирован с эталонной последовательностью, формируемой генератором 1, что также будет зарегистрировано.

По окончании оценки работоспособности приемника оператор нажимает кнопку 25 Стоп, При этом сбрасывается кнопка 24 Пуск, обнуляется первый счетчик 13, напряжение на выходе дешифратора 17 падает до уров

А2368

ня лог. о, Импу.ч1)С, сформированный при этом дифференцирующей цепью 18, сбрасывает второй счетчик 16 и интеграторы 10 и 20. Ключ 14 отпи- рается, ключ 15 и ключи 31 и 32 вычислителя 22 запираются. )

В результате этого устройство для контроля работоспособности 0 приемника цифровой информации возвращается в исходное состояние.

5

0

5

0

5

0

5

0

5

Формула изобретения

Устройство для контроля работоспособности приемника цифровой информации, содержащее генератор псевдослучайной последовательности, элемент задержки, индикатор и последовательно соединенные г енератор несущей и модулятор, выход которого подключен к входу контролируемого приемника цифровой информации, о т- личающееся тем, что, с целью повьш ения точности и полноты контроля, в него введены элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, кнопка Стоп, инвертор, первый интегратор, первый фильтр нижних частот, формирователь дроблений, последовательно соединенные кнопка Пуск, генератор тактовых импульсов, первый ключ, первый счетчик импульсов, дешифратор, дифференцирующая цепь, второй счетчик импульсов и второй ключ и последовательно соединенные второй фильтр нижних частот, сумматор, усилитель, второй интегратор, блок вычитания, вычислитель коэффициента искажений и измеритель уровня, при этом второй выход генератора тактовых импульсов через первый фильтр нижних частот подключен к управляющему входу усилителя выход которого подключен к второму входу модулятора, многоканальный выход генератора тактовых импульсов через формирователь дроблений подключен к второму входу сумматора, выход первого ключа через генератор псевдослучайной последовательности подключен к входу второго фильтра нижних частрт, к входу элемента задержки и к первому входу первого интегратора, второй вход которого соединен с выходом дифференцирующей цепи и с вторым входом второго интегратора, выход элемента задержки через элемент ИСКЛЮЧАЮЩЕР НИИ, н;прой вход которого соеди1-ен г ЫУ:1ло-- контролируемого приемника цифровой информации, подключен к сигнальному входу воторого счетчика импульсов, выход кнопки Стоп подключен к входу сброса первого счетчика импульсов, выход первого интегратора подключен к вторым входам блока вычитания и выф /

J/

JJ

числителя коэффициента искажений, третий вход.которого соединен с входом инвертора, с выходом дешифратора и с вторым входом второго ключа, выход которого подключен к входу индикатора, а выход инвертора - к второму входу первого слюча.

32

J4

фиг.З

t

ппппппппппппппппг/ бЬпппппппппппппппппппппппппппппппг f

ч. 6 kl

И.8

ti.d

x:

k fO |АЛЛЛЛЛЛАЛЛЛАААЛАЛЛАААААЛАААЛААА/Ч/ t

,11 .

.

WyXyV