Таймер Советский патент 1985 года по МПК G06F1/00 

Изобретение относится к автомати ке и вычислительной технике и может использоваться в автоматизированных системах управления, в частности, для синхронизации устройств, работа щих в реальном масштабе времени. Известно многоканальное таймерно устройство, содержащее программноуправляющий блок, блок управления записью и считыванием информации, блок управления счетом тактойых импульсов, десятичные счетчики, элеме ты ИЛИ, блок индикации, дешифратор, преобразователи позиционного кода в фазоимпульсный, элементы И, элемент запрета D J. Недостатками данного таймера являются его сложность и узкие функциональные возможности, а именно в устройстве отсутствует возможность вьщачи запросов на прерывание и из менения длительности выходных синхр сигналов в каналах при постоянной частоте и длительности тактируемых импульсов блока управления. Известен таймер для микропроцессорной системы, содержащий два счет чика с заданным коэффициентом пересчета 2. . Недостатком данного таймера являются низкие функциональные возмож ности, обусловленные формированием только одной временной циклограммы. Наиболее близким к изобретению по технической сущности является таймер, содержащий генератор, регистр данных, выходной регистр, сче чик, блок элементов И и формирователь сигнала перезаписи, причем вхо ды выходного регистра подключены к выходам соответствующих разрядов регистра данных, а выходы выходного регистра - к первым входам элементо И блока, управляющий вход которого, подключен к выходу переполнения сче чика, выходы элементов И блока подключены к вщ:одам таймера, первый вход формирователя сигнала перезапи си подключён к шине записи, второй к выходу переполнения счетчика и входу останова генератора, выход фор.мирователя сигнала перезаписи соединен с входом записи счетчика, входом записи выходного регистра, входом запуска генератора и шиной прерывания З. . Недостатком известного таймера являются ограниченные функциональны возможности, а именно отсутствует запрещение выдачи запросов на прерывание программы процессора и отсутствует возможность динамического изменения длительности рабочих серий в каналах. Целью изобретения является расширение функциональных возможностей путем формирования по каждому выходу каналов синхросигналов, имеющих заданную длительность. Поставленная цель достигается тем, что в таймер, содержащий генератор, первьй регистр данных, блок синхронизации, счетчик, выходной регистр, содержащий в каждом разряде триггер, причем выход первого регистра данных подключен к информационному входу выходного регистра, входы записи счетчика и первого регистра данных соединены с выходом блока синхронизации, вход пуска которого соединен с входом записи таймера, входы выбора каналов и длительности интервала которого соединены соответственно с информационными входами первого регистра данных и счетчика, тактовый вход и выход переполнения которого соединены соответственно с выходом генератора и установочньш входом выходного регистра, содержит элемент сравнения, второй регистр данных, группу элементов сравнения, группу регистров . данных, элемент ИЛИ-НЕ, причем выход счетчика соединен с первьми входами элемента сравнения и элементов сравнения группы, вторые входы которых соединены с выходом второго регистра данных и соответствующих регистров данных группы, информационные входы которых являются входами момента формирования сигнала соответствукяцего канала таймера, вход момента прерывания которого соединен с информационным входом второго регистра данных, вход записи которого и входы записи регистров данных группы соединены с входом записи счетчика, выходы элементов сравнения группы соединены с входами записи соответствующих триггеров выходного регистра, выходы которьк являются выходами соответствукндих каналов таймера и подключены к соответствующим входам элемента ИЛИ-НЕ, выход которого соединен с входом останова блока синхронизации, выход которого соединен с разрешающим входом элемента сравнения, выход которого является выходом прерывания таймера. На чертеже представлена схема таймера. Таймер содержит счетчик 1, регистры данных 2, 3-1, ...,3-п и 4, выходной регистр 5, состоящий из триггеров 6, группу 7 из элементов 8 - 1, ..., 8 - п сравнения, элемент 9 сравнения, элемент ИЛИНЕ 10, блок 11 синхронизации, состо щий, например, из первого и второго триггеров 12 и 13, генератор 14, вход 15 первоначальной установки, вход 16 записи, входы длительности интервала 17, выбора каналов 18, мо мента формирования сигнала соответс вукяцего канала 19-1, ..., 19 - п, момента прерывания 20, выход 21 пре рывания, выходы 22 - 1, ..., 22 - п каналов. Счетчик 1 предназначен для прием кода с входа 17 по разрешающему уро ню выхода первого триггера 12, хра-нения .его и осуществляет вычет еди ниц из содержимого счетчика 1 до появления на выходе переполнения по вычитанию сигнала, по которому формируются задние фронты тактовых сиг налов работающих каналов. Регистр 2 данных предназначен дл приема кода с входа 18, хранения ег на время выдачи сформированных тактовым импульсов. От содержимого регистра 2 данных зависит, по каким каналам будет происходить выдача тактовых импульсов. Регистры 3-1,..., 3-п дан ных предназначены для приема кодов с входов 19 - 1, ..., 19 - п, и содержимое регистров задает момент формирования переднего фронта такто вого сигнала в. соответствующем канале. Регистр 5 предназначен для рования тактовых сигналов в каналах При этом наличие тактового сигнала в канале определяет содержимое реги ра 2 данных, передний его фронт выходы элементов 8- 1, ..., 8-п .сравнения, а задний фронт - сигнал выхода переполнения счетчика 1. Элемент ИЛИ-НЕ 10 следит за тем когда по выходам 22-1, ..., 22 - п будут вьщаны тактовые импульсы, по концу которых на выходе элемента ИПИ-НЕ 10 появляется перепад, который устанавливает блок 11 синхронизации в исходное состояние. Блок 11 синхронизации производит по сигналу записи запуск таймера и по концу выдачи тактовых сигналов в каналах останова таймера. Таймер работает следукнцим образом. В исходном состоянии на входах 17, 18, 19 - 1, ..., 19 - п и 20 нулевые коды. Отсутствуют сигналы тактовой частоты на выходах 22 - 1,..., 22 - п. На выходе элемента ИЛИ-НЕ 10 единичный уровень, на выходах эле- ментов 8-1, ,.., 8 - п сравнения единичные уровни, на ишне 21 и выходе элемента 9 сравнения нулевой уровень. На инверсном выходе второго триггера 13 единичный уровень, а на выходе первого триггера 12 нулевой. С генератора 14 поступают импульсы тактовой частоты, на выходе переполнения счетчика 1 имеются сигналы переполнения по вьиитанию, которые, воздействуя на учтановочные входы триггеров 6 - 1, ..., 6 - п регистра 5, подтверждают их нулевое состояние. На входы поступает информация, которая определяет на входах 17 длительность временного интервала синхронизации, на входах 18 - нали-, чие импульса тактовой частоты на соответствующих выходах 22 - 1,..., 22 - п тактовой частоты, на входах 19-1, ..., 19 -п- длительности временной паузы соответствующего канала, на входах 20 - длительность временного интервала прерывания. Информация с входов 17 непосредственно заносится в счетчик 1 нулевым уровнем, поступающим с выхода первого триггера 12 на вход записи. При записи информации в счетчик 1 на его входах появляется код, отличный от нулевого, который, поступая на первые входы элементов В - 1„ ..., 8-п сравнения, вызывает появление на их выходах нулевых уровней. Кроме того, при записи информахщи в счетчик 1 сигнал переполнения по вычитанию сбрасывается. При поступлении на вход 16 переднего фронта сигнала первый триггер 12 устанавливается в единичное состояние, в результате чего на выходе первого триггера 12 появляется перепад с нулевого уровня на единичный, по которому содержимое входов 18, 19 - 1, ..., 19 - п и 20 переписьшается соответственно в регистры 2, 3- 1, .,., 3-пи4 данных. a затем устанавливается единичный уровень, который разблокирует элемент 9 сравнения и сметчик 1. Счетчин 1 начинает работать в режиме вычитания. Каждый поступающий такто вый импульс уменьшает содержимое счетчика 1 на единицу. При этом эле менты 8 - 1, ... 8 - пи 9 сравнения следят за тем, когда содержимое счетчика 1 сравнится с содержимым соответствующего регистра 3 - 1,... 3 - п и 4 данных. Занесенный код в регистр 2 данных поступает далее на информационные входы триггеров 6 - 1, ..., п регистра 5. Наличие единичного уровня на информационном входе соответствующего триг гера 6-1, ..., 6 - п означает, чт данный триггер должен сформировать импульс тактовой частоты а наличие нулевого уровня означает, что данньй триггер не участвует в формиовании импульса тактовой частоты и, следовательно, в данный канал не произво дится вьщача импульса тактовой частоты. В зависимости от величины занесе ного в регистр 4 данных кода элемен 9 сравнения производит сравнение ег с величиной кода счетчика и на выходе 21 формируется сигнал прерывания длительностью, равной величине периода между импульсами непрерывной импульсной последовател ности, который поступает в ЭВМ для сообщения об использовании информации из регистров 3-1,..., 3-п или для сообщения об окончании форм рования тактовых импульсов в каналах. Как только в счетчике 1 код станет равным нулевому, на выходе переполнения его появится сигнал, п которому все триггеры 6 - 1, ..., 6 - п регистра 5 по установочным входам установятся в нулевое состоя ние, в результате чего на соответст вующих выходах 22 - 1, ...,22-п происходит формирование задних фрон тов тактовьк импульсов и в этот момент на выходе элемента ИЛИ-НЕ 10 появляется перепад с нулевого уров ня на единичный, которьй поступает на счетный вход второго триггера 13 и устанавливает его в единичное состояние, в результате чего на его инверсном выходе появляется нулевой уровень, которьй, воздействуя на установочньй вход первого триггера 12, устанавливает его в нулевое состояние и по нулевому уровню выхода первого триггера 12 второй триггец 13 устанавливается в нулевое состояние, т.е. блок 11 синхронизации устанавливается в исходное состояние. До прихода очередного сигнала записи на вход 16 содержимое входов 17, 18, 19 - 1,..., 19 - п и 20 можно сменить. Таймер работает Ъ непрерывном режиме до тех пор, пока подтверждается сигнал записи по входу 16. Тактовые импульсы выходов 22-1, ,..,22-п используются для запуска соответствзпощих устройств преобразования информации. Таким образом, происходит синхронизация работы различных скоростных устройств преобразования информации от таймера импульсами, длительность которых начинается от значения величин кодов, задаваемых по входам 19- 1, ..., 19-пи заканчивается значением величины кода, задаваемой по входу 17, появление сигнала npe-i.. рывания задается величиной кода по входу 20. Это, в свою очередь, приводит к расширению функциональных возможностей устройства. Технико-экономическая эффективность изобретения заключается в том, что оно позволяет наиболее полно исполЬзовать функциональные возможности оборудования, преобразования информ&ции, которое имеет различное быстродействие. Предложенный таймер позволяет организовать динамическое изменение как длительности цикла обращения, так и динамическое изменение длительности синхронизированных сигналов в каждом канале, что позволяет поднять быстродействие системы.

щ

л

19-1

И

J-/i

J3fL

ТАЙМЕР, содержащий генератор, первый регистр данных, блок синхронизации, счетчик, выходной регистр, содержащий в каждом разряде триггер, причем выход первого регистра данных подключен к информационному входу выходного регистра, входы записи счетчика и первого регистра данных соединены с выходом блока синхронизации, вход пуска которого соединен с входом записи таймера, входы выбора каналов и длительности интервала которого соединены соответственно с информационными входами первого регистра данных и счетчика, тактовый вход и выход ,переполнения которого соединены соответственно с выходом генератора и установочньм входом выходного регистра, отличающийся тем, что, с целью расширения его функциональных возможностей путем формирования по каждому выходу каналов синхросигналов , имеющих заданную длительность, он содержит элемент сравнения, второй регистр данных, группу элементов сравнения, группу регистров данных, элемент ИЛИ-НЕ, причем выход счетчика соединен с первыми входами элемента сравнения и элементов сравнения группы, вторые входы которых соединены с выходами второго регистра данных и соответствующих регистров данных группы, информационные входы которых являются входами момента формирования сигнала соответствующеi го канала таймера, вход момента прерывания которого соединен с инфор(Л мационным входом второго регистра данных, вход записи которого и входы записи регистра данных группы соединены с входом записи счетчика, выходы элементов срь внения группы соединены с входами записи соответствующих триггеров выходного регистра, вькоды которых являются выходами 4i соответствукицих каналов таймера и ;о to Подключены к соответствующим входам эле 1ента ИЛИ-НЕ, вькод которого соединен с входом останова блока синхро00 00 низации, выход которого соединен с разрешающим входом элемента сравнения, выход которого явля- : ется выходом прерьшания таймера...

1$

185

W

Л

2/

2Z-/

6-l

2Z-/1

12

О-л.

Ш