Устройство отображения формы электрического сигнала Советский патент 1985 года по МПК G09G3/28 

йены с выходами первого и второго элементов ИЛИ соответственно, первые входы элементов ИЛИ соединены с выходом управляемого делителя частоты,, вторые входы элементов ИЛИ соединены с вторым выходом первого счетчика и с первым входом третьего с1етчика, третьи входы первого и .второго элементов ИЛИ подключены советственно к прямому выходу первого компаратора и инверсному выходу второго компаратора кодов, перрые . информаисионные входы обоих компараторов соединены с информационными входами буферных запоминающих устройств, вторые информационные входы первого и второго компараторов соединены с выходами первого и второго буферных эапоминаюищх устройств соответственно, а стробирующие входы обоих компараторов объединены и

1820

связаны с вторым выходом генератора тактовых импульсов, адресные входы первого и второго буферных запоминающих устройств объединены и подключены к первому выходу третьего счетчика и входу дешифратора развертки, управляющие входы первого и второго буферных запоминающих устройств объединены и подключены к второму выходу третьего счетчика, счетный выход которого соединен с выходом второго коммутатора, второй выход третьего счетчика соединен с первым управляющим входом второго коммутатора и входом элемента НЕ, выходом подключенного к установочному входу второго счетчика, второму управляющему входу второго коммутатора и управляющим входам первого и второго блоков коммутации ,

УСТРОЙСТВО ОТОБРАЖЕНИЯ ФОРМЫ ЭЛЕКТРИЧЕСКОГО СИГНАЛА, содержащее матричный газоразрядньй индикатор, подключенный первыми шинами к выходам первого блока коммутации, связанного своими информационными входами с выходами дешифратора развертки, а управляющим входом - с одноименным входом второго блока коммутации, своими выходами подключенного к вторым шинам матричного газоразрядного индикатора, а информационными входами - к выходам формирователя вертикальных отрезков, входы которого соединены с выходами блока смещения по оси Y , аналогоцифровой преобразователь, информационный вход которого является вькодом устройства, а выход подключен к информационному входу блока памяти, адресный вход которого подключен к выходу первого коммутатора, информационными входами подключенного к первому входу первого и выходу второго счетчиков, счетными входами подключенных соответственно к первому и второму выходам генератора тактовых импульсов, первый вход первого счетчика также связан с синхронизирующими входами аналого-цифрового преобразователя и блока памяти, первый коммутатор удтравляющими входами подключен к выходам R5 -триггера, второй коммутатор первым входом соединен с выходом управляемого делителя частоты, связанного одним управляюнщм входом с выходом формирователя кода масштаба, другим - с вторым выходом генератора тактовых импульсов, второй вход второго коммутатора связан с третьим выходом генератора тактовых импульсов, входы Н5-триггера подключены 6-входом к (Л ВХОДУ запуска устройства и управляющему входу первого счетчика, а R-входом - к второму выходу первого счетчика, второй счетчик, подключенный О -входом к выходу формирователя кода смещения по оси X, о т л и чающееся тем, что, с целью повьш1ения информативности отображения формы широкополосных электрических сигналов при их сжатии по оси X, в него дополнительно введены первое и второе буферные запоминающие устройства, первый и второй компараторы кодов, первый и второй элементы ИЛИ, третий счетчик и элемент НЕ, причем информационные входы первого и второго буферных запоминающих устройств объединены и подключены к выходу блока памяти, выходы запоминающих устройств подключены к входам блока смещения по оси Y , синхронизирующие входы каждого буферного запоминающего устройства соеди

Изобретение относится к информационно-измерительной технике.

Изв,естно устройство, содержащее газоразрядную индикаторную панель, блок памяти, линейный интегратор, блок смещения и масштабирования, блок выборки строк, блок ключей,, дешифратор столбцов, счетчик горизонтальной развертки, счетчик адреса и задатчик смещения по оси X DJНедостатком этого устройства является низкая оперативность визуальной оценки формы широкополосных сигналов.

Наиболее близким к предлагаемому по технической сущности является устройство для отображения формы регистрируемого процесса, содержащее матричный газоразрядный индикатор, подключенный первыми шинами к выходам первого блока коммутации, .связанного своими информационными входами с выходами дешифратора развертки,, а управляющим входом - с одноименным входом второго блока ко мутации, своими выходами подклю енного к вторым шинам матричного газоразрядного индикатора, а информационными входами - к выходам формирователя вертикальных отрезков,

входы которого соединены с выходами блока смещения по оси Y , аналогоцифровой преобразователь, информационный вход которого является входом устройства, а выход подключен к информационному входу блока памяти, адресный вход которого подключен к выходу первого коммутатора, информационными входами подключенного к первому выходу первого и выходу второго счетчика, счетнь1ми входами подключенных соответственно к первому и второму выходам генератора тактовых импульсов, первый вход первого счетчика также связан с синхронизирующими входами аналогоцифрового преобразователя и блока памяти, первый коммутатор управляющими входами подключен к выходам 86-триггёра, второй коммутатор первым входом соединен с выходом управляемого де.пителя частоты, связанно го одним управляющим входом с выходом формирователя кода масштаба, другим - с вторым выходом генератора тактовых импульсов, второй вход второго коммутатора связан с третьим выходом генератора тактовых импульсов, входы RS-триггера подключены 5-нходом к входу запуска устройства и управляющему входу первого счетчика, а R входом - к второму выходу первого счетчика, второй счетчик подключенный) -входом к выходу формирователя кода смещения по оси X L2j Недостатком известного устройства является потеря информации о сос тавляющих сигнала при сжатии изобра жения по оси X. , Цель изобретения - повьшение информативности отображения формы широкополосных электрических сигналов при их сжатии по оси X . , . Поставленная цель достигается тем, что в устройство; содержащее матричный газоразрядный индикатор подключенный первыми шинами.к выходам первого блока коммутации, связа ного своими информационными входами с выходами дешифратора развертки, а управляющим входом - с одноименным входом второго блока коммутации, своими выходами подключенного к вторым шинам матричного газоразрядного индикатора, а информационными входами - к выходам формирователя вертикальных отрезков, входы которог соединены с выходами блока смещения по оси Y J аналого-цифровой преобразователь, информационный вход которого является выходом устройства, а выход подключен к информационному входу блока памяти, адресный вход которого подключен к выходу первого коммутатора, информационными входами подключенного к первому входу первого и выходу второго счетчиков, счетными входами подключенных соответственно к первому и второму выходам генератора тактовых импульсов, первый вход первого счетчика также связан с синхронизирующими входами аналого-цифрового преобразователя и блока памяти, первый коммутатор управляющими входами подключен к выходам RS -триггера, второй коммутатор первым входом соединен с выходом управляемого делителя частоты связанного одним управляющим входом с выходом формирователя кода масштаба, другим - с вторым выходом генератора тактовых импульсов, второй вход второго коммутатора связан с третьим выходом генератора тактовых импульсов, входы КЗ-триггера подключены S -входом к входу запуска устройства и управляющему входу первого счетчика, а R -входом - к второму выходу первого счетчика, второй счетчик, подключенныйD-входом к выходу формирователя кода смещения по оси Х , дополнительно введены первое и второе буферные запоминающие устройства, первый и второй компараторы кодов, первый и второй элементы ИЛИ, третий счетчик и элемент НЕ, причем информационные входы первого и второго буферных запоминающих устройств объединены и подключены к выходу блока памяти, выходы запоминающих устройств подключены к входам блока смещения по оси Y , синхронизирующие входы каждого буферного запоминающего устройства соединены с выхода ги первого и второго элементов ТШЙ соответственно, первые входы элементов ИЛИ соединены с вь1ходом- управляемого делителя частоты, вторые входы элементов ИЛИ соединены с вторым выходом первого счетчика и с первьм входом третьего счетчика, третьи входы первого и второго элементов ИЛИ подключены соответственно к прямому выходу первого компаратора и инверсному выхо;ДУ второго компаратора кодов, первые информационные входы обоих компараторов соединены с информационными входами буферных запоминающих устройств, вторые информационные входы первого и второго компараторов соединены с выходами, первого и второго буферных запоминающих устройств соответственно, а стробируюш е входы обоих компараторов объединены и связаны с вторым выходом генератора тактовых импульсов, адресные входы и второго буферных запоминающих устройств объединены и подключены к первому выходу третьего счетчика и входу дешифратора развертки, управляюпще входы первого и второго буферных запоминающих устройств объединены и подключены к второму выходу третьего счетчика, счетный вход которого соединен с выходом второго коммутатора, второй выход третьего счетчика соединен с первым управляющим входом второго коммутатора и входом элемента НЕ, выходом подключенного к установочному входу второго счетчика, второму управляющему входу второго коммутатора и управляющим входам первого и второго блоков коммутации. На фиг. 1 представлена блок-схема устройства; на фиг. 2 и 3 - формирование сигналов. Устройство отображения формы электрического сигнала содержит матричный газоразрядный индикатор 1, подключенный первыми шинами к вьпсодам первого блока 2 коммутации, связанного своими информационными входами с вькодами дешифратора 3 ра вертки, а управляюпрт входом - с одноименным входом второго блока 4 коммутации, своими выходами подключенного к вторым шинам матричного газоразрядного индикатора, а информационными входами - к выходам формирователя 5 вертикальных отрезков, состоящего из элементов ИСКЛЮЧАЩЕЕ ИЛИ 6, элементов 2И-НЕ 7 и дешифраторов 8, входы формирователя вертикальных отрезков соединены .с выходами блока 9 смещения по оси Y на основе сумматоров 10 и 11 и формирователя 12 кода смещения, аналог цифровой преобразователь 13, информационный вход которого является входом устройства, ге1нератор 14 так товых импульсов, блок 15 памяти, первый коммутатор 16, информационными входами подключенньй к первому выходу первого счетчика 17, RS-триггер 18, второй счетчик 19, управляемый делитель 20 частоты, формирователь 21 кода смещения по оси X , формирователь 22 кода масштаба по оси X , второй коммутатор 2 первое 24 и второе 25 буферные запоминающие устройства, первый 26 и второй 27 компараторы кодов, элементы ИЛИ 28 и 29, третий счетчик 3 и элемент НЕ 31. Устройство работает следующим образом. По сигналу Пуск первый счетчик 17 обнуляется, триггер 18 переводит ся в единичное состояние и блок 15 памяти переводится в режим записи. При этом на информационный вход пос тупают цифровые коды с выхода анало го-цифрового преобразователя 13, а на адресный вход через коммутатор 16 - цифровые коды с первог выхода первого счетчика 17. Аналого цифровой преобразователь 13, блок 15 памяти и первый счетчик 17 синхр низируются сигналом с частотой поступающим с первого выхода генера тора 14 тактовьк импульсов. По запо нении блока 15 памяти на втором выходе первого счетчика 17 формируется сигнал, который, поступая на Ч -вход триггера 18, возвращает его в исходное состояние, при этом блок 15 памяти переводится в режим считывания информации, а его адресный вход через первый коммутатор 16 оказывается подключенным к выходу второго счетчика 19, синхронизируемого сигналом с частотой 1 c(,j,T , поступающим с второго выхода генератора 14 тактовых импульсов. На вход синхронизации третьего счетчика 30 через второй коммутатор 23 поступает сигнал с частотой ic4n /П с управляемого делителя 20 частоты. Коэффициент деления задается формирователем 22 кода масштаба по оси X. При этом на втором выходе третьего счетчика 30 имеет место сигнал логического нуля, что обеспечивает режим записи информации в первом 24и втором 25 буферных запоминающих устройствах, причем соотношение скоростей изменения адреса блока 15 , памяти ((.цмг ) и буферных запоминающих устройств 24 и 25 (ic4HT /I опре деляется требуемым масштабом по оси . При каждом изменении адреса буферных запоминающих устройств 24 и 25на их стробирзтощие входы через элементы ИЛИ 28 и 29 поступают сигналы с выхода управляемого делителя 20 частоты, обеспечивая запись цифровых кодов с выхода блока 15 памяти в оба буферных запоминаюш 1х устройства. При последующих изменениях л адреса блока 15 памяти информация с его выхода анализируется компараторами 26 и 27 кодов, стробируемых сигналом с частотой. 1 f( , при этом, если цифровой код на выходе блока 15 памяти больший, чем записанный ранее в буферном запоминающем устройстне 24 (или меньший,чем в буферном запоминающем устройстве 25), то на прямом выходе компаратора 26 кодов (или на инверсном выходе компаратоа 27 кодов) формируется сигнал, обеспечивающий запись данного кода в соответствующее буферное запоминающее устройство 24 (или 25). Затем при очередном изменении адреса буферных запоминающих устройств в них опять производится запись цифровых кодов по сигналу с выхода управляемого делителя 20 частоты 7, независимо от состояния компараторо 26 и 27 кодов. Тем самым обеспечивается преобразование зарегистрированной в блоке 15 памяти информации таким образом, что в буферных запоминающих устройствах 24 и 25 регистрируются соответственно максимальные R минимальные из каждых П кодов, поступающих с выхода блока 15 памяти. По заполнении буферных запоминающих устройств 24 и 25, емкость каждого из которых выбирается равной информационной емкости матричного газоразрядного индикатора 1, на втором выходе третьего счетчика 30. формируется сигнал логической единицы, что обуславливает перевод буферных запоминающих устройств 24 и 25 в режим считывания информации, блоков 2 и 4 коммутации - в режим вврда информации в матричный газоразрядный индикатор 1 и подачи на вход синхронизации третьего счетчика 30 через второй коммутатор 23 сигнала с частотой { рд,в с третьего выхода генератора 14 тактовых импульсов. При этом выходной код третьего счетчика обеспечивает развертку матричного газоразрядного индикатора 1 по оси X и синхронный с разверткой вывод информации из буферных запоминающих устройств 24 и 25. Формиро ватель 5 вертикальных отрезков обес печивает формирование кода, который, поступая на входы второго блока 4 кo myтaции, обеспечивает зажигание вертикального ряда точек на панели, причем положение каждого ряда светящихся точек на оси X однозначно соответствует коду счетчика 30, Количество точек в каждом вертикальном ряду определяется раз20 S ностью хранящихся в ячейках данного адреса буферных запоминающих устройств цифровых кодов, а положение по оси соответствует цифровому коду, формируемому формирователем 12 кода смещения по осиY и добавляемому посредством сумматоров 10 и 11 к каждому из вводимых, в формирователь 5 вертикальных отрезков отсчету. Таким образом, на матричном индикаторе 1 индицируется форма зарегистрированного процесса. Затем на втором выходе третьего счетчика 30 появляется сигнал логического нуля, блоки 2 и 4 коммутации переводятся в режим хранения информации в матричном газоразрядном индикаторе 1, и цикл обработки хранимой в блоке 15 памяти информации и ввода ее в буферное запоминающее устройство повторяется. Необходимый участок сигнала выбирается изменением цифрового кода, поступающего на входьь D параллельного ввода информации второго счетчика 19 от формирователя 21 кода смещения по оси X , а требуемый масштаб изображения (1;h) по оси X - коэффициент том деления управляемого делителя 20 частоты, которьй задается формирователем 22 кода масштаба по оси X. Таким образом, отображение формы широкополосных электрических сигналов, реализуемое с помощью предложенного устройства, позволяет оценить форму исследуемого широкополосного сигнала в общем виде при больших коэффициентах сжатия по оси X, когда информационная емкость массива данных превышает информационную емкость индикатора, т.е. повысить информативность отображения формы широкополосных сигналов.

Зло

/3

л

Щ

dgcK

Л

22

20

fe

/У

fg

29

W

Ф(/2.2