Программируемый источник питания Советский патент 1990 года по МПК G05F1/56 

От ипаВиатуры бВП

Изобретение относится к вторичным источникам питания радиоаппаратуры. Целью изобретения является обеспечение программно-временной имитации колебаний напряжения источника питания, воздействия импульсных помех и точности установки стабилизированного постоянного напряжения. В компараторе 24 сравниваются коды с выходом оперативного запоминающего устройства (ОЗУ) и счетчика 23. Сигнал, полученный в результате сравнения, перебрасывает счетчик 25 в новое состояние, определяющее новое состояние шины адреса блока ОЗУ. В узел сравнения поступают сигналы с выхода смесителя и широтно-импульсного модулятора (ШИМ). В результате сравнения вырабатывается код, изменяющий код на выходе реверсивного счетчика ШИМ. Это приводит к изменению коэффициента деления делителя частоты на другом счетчике ШИМ. В конечном итоге изменяется напряжение на выходе устройства, пока оно не сравняется с заданным в шаге программы, хранимом в ОЗУ. 5 ил.

К7 счетчики 18ul5

Фиг. 5

Изобретение относится К электротехнике и может быть использовано для имитации различного рода помех, действующих по цепям стабилизированных источников напряжения в процессе эксплуата14ии радиоэлектронной аппаратуры (РЭА).

Целью изобретения является обеспечение программно-временной имитации MQ колебаний напряжения источника питания, воздействия импульсных помех, точности установки стабилизированного постоянного напряжения.

На фиг, 1 приведена блок-схема устройства; на фиг. 2 - блок-схема блока индикации и коммутации (БИК); на фиг. 3 - блок-схема выбора программ (ВВП); на фиг. 4 - блок-схема

15

туре 14 последовательно набирается значение разрядов величин, которые сначала записьшаются в буферный регистр 16, а затем переписываются в ОЗУ 2. При нажатии любой клавиши 14 схема 15 устранения дребезга выраба тывает код числа и импульс записи и сдвига информации в буферном регист ре 16. Коммутатор 11 в режиме прогр мирования (замкнуты первые входы и вькоды переключателя 22) пропускает сигналы с выхода буферного регистра 16 на входы дешифратора 12 и блока ОЗУ 2, С выхода дешифратора 12 сигналы поступают на входы индикатора 13, что. обеспечивает визуализацию параметров сигналов в текущем шаге программы (в обоих режимах работы).

широтно-импульсного модулятора (ШИМ); JQ После заполнения буферного регистра

на фиг. 5 - блок-схема блока згарав- |Ления (БУ).

Программируемый источник питания состоит из БИК 1, блока оперативного I запоминающего устройства (ОЗУ) 2, цифро-аналогового преобразователя (ЦАП) 3, узла сравнения 4,.БВП 5, генератора 6 низкочастотной помехи, ;ШИМ 7, БУ 8, генератора 9 высокочастотной помехи, смесителя 10 сигналов.

БИК 1 включает в себя коммутатор 11, дешифратор 12 и индикатор 13.

БВП 5 включает в себя клавиатуру 14, схему 15 устранения дребезга и шифрирования, буферньй регистр 16, формирователь 17 временного интервала.

ШИМ 7 включает в себя реверсивньй счетчик 18, счетчик 19 делителя частоты, интегратор 20.

БЛОК 8 управления включает в себя генератор 21 импульсов, переключатель 22, счетчик 23 времени, компаратор 24 временных интервалов.

Устройство работает в двух режимах: Программирование и Работа, выбор которых определяется положением ключа переключателя 22 и уровнем сигнала на входе W/R блока ОЗУ 2. В режиме программирования информация, набираемая на клавиатуре, заносится в ячейку блока ОЗУ 2, причем каждая ячейка хранит коды амплитуды стабилизированного постоянного напряжения, времени вьщачи его на выход, амплитуды и частоты сигналов низкочастотной и высокочастотной помех, накладывае- ,мых на постоянное напряжение. Для записи кодов этих величин на клавиа25

30

35

40

45

50

при нажатии управляющей клавиши кла виатуры 14 с нее поступает сигнал за писи на вход формирователя временной задержки 17 БВЦ. Строб записи с выхода последнего переписывает информа цию из буферного регистра 16 по входу 1 в ячейку ОЗУ 2 с адресом, набранным в буферном регистре 16 или счетчике 25 адреса. По сигналу с 1третьего выхода клавиатуры 14 код ад реса с выхода регистра 16 записывает ся в счетчик 25 адреса БУ 8.

Все счетчики устройства приводятся в исходное состояние по сигналу с линии Сброс.

В режиме Работа размыкается пер вая пара контактов и замыкается вторая пара контактов переключателя 22. Генератор 21 подключается к счетным входам счетчиков 18, 19, 23. Импульсы с выхода генератора 21 изменяют состояние этих счетчиков. Код с выхода счетчика 23 поступает на первые информационные входы компаратора 24, на вторых информационных входах которого присутствует код разрядов с выхода D, ячейки блока 2 ОЗУ. Эти разряды определяют длительность задачи на выход устройства стабилизированного постоянного напряжения с накладываемыми на него низко- и высокочастотными помехами, т.е. интервалы времени t.

о

Ч и

55

т.д. - длительность шага выполнения программы определяются комбинацией сигналов С. выхода D, ОЗУ 2, совпадаю щей с содержанием соответствующих разрядов ячейки блока 2 ОЗУ, адрес которой совпадает с номером интерва

Q

5

туре 14 последовательно набирается значение разрядов величин, которые сначала записьшаются в буферный регистр 16, а затем переписываются в ОЗУ 2. При нажатии любой клавиши 14 схема 15 устранения дребезга вырабатывает код числа и импульс записи и сдвига информации в буферном регистре 16. Коммутатор 11 в режиме программирования (замкнуты первые входы и вькоды переключателя 22) пропускает сигналы с выхода буферного регистра 16 на входы дешифратора 12 и блока ОЗУ 2, С выхода дешифратора 12 сигналы поступают на входы индикатора 13, что. обеспечивает визуализацию параметров сигналов в текущем шаге программы (в обоих режимах работы).

Q После заполнения буферного регистра

Q После заполнения буферного регистра

5

0

5

0

5

0

при нажатии управляющей клавиши клавиатуры 14 с нее поступает сигнал записи на вход формирователя временной задержки 17 БВЦ. Строб записи с выхода последнего переписывает информацию из буферного регистра 16 по входу 1 в ячейку ОЗУ 2 с адресом, набранным в буферном регистре 16 или счетчике 25 адреса. По сигналу с 1третьего выхода клавиатуры 14 код адреса с выхода регистра 16 записывается в счетчик 25 адреса БУ 8.

Все счетчики устройства приводятся в исходное состояние по сигналу с линии Сброс.

В режиме Работа размыкается первая пара контактов и замыкается вторая пара контактов переключателя 22. Генератор 21 подключается к счетным входам счетчиков 18, 19, 23. Импульсы с выхода генератора 21 изменяют состояние этих счетчиков. Код с выхода счетчика 23 поступает на первые информационные входы компаратора 24, на вторых информационных входах которого присутствует код разрядов с выхода D, ячейки блока 2 ОЗУ. Эти разряды определяют длительность задачи на выход устройства стабилизированного постоянного напряжения с накладываемыми на него низко- и высокочастотными помехами, т.е. интервалы времени t.

о

Ч и

5

т.д. - длительность шага выполнения программы определяются комбинацией сигналов С. выхода D, ОЗУ 2, совпадающей с содержанием соответствующих разрядов ячейки блока 2 ОЗУ, адрес которой совпадает с номером интервала. Амплитуда сигнала U управляется разрядами этой же ячейки, подключенными к второму выходу (DJ) блока 2 ОЗУ.

Сигналы на третьем и четвертом выходах (DJ и D) устанавливают амплитуду и частоту низко- и высокочастотной помех, накладываемых на основное стабилизированное напряжение. Например, для временного интервала t- - t амплитуда основного сигнала L . Сигнал помехи от генератора 6 низкочастотной помехи имеет амплитуду и частоту Um, f соответственно. Действие высокочастотной помехи от генератора 9 в интервале - t . Совместное действие низко- и высокочастотных помех на основной сигнал иллюстрируется в интервале t д - t .

Для обеспечения заданной временно диаграммы в компараторе 24 сравниваются коды временных интервалов, хранящихся в блоке 2 ОЗУ и подсчитанных в счетчике 23. При их совпадении на выходе компаратора 24 вырабатывается перепад напряжения (с уровня логической 1 в уровень логического О) . Этот перепад поступает на вход счетчика 23 адреса и перебрасывает его в новое состояние. Код на выходе счетчика 25 определяет новое состояние шины адреса (Л) блока ОЗУ 2, и, следовательно, на входе компаратора 24 появится новое значение кода длительности следующего напряжения на выходе устройства. С вторых выходов блока 2 ОЗУ на вход ЦАП 3 поступает значение кода стабилизированного напряжения. Аналоговое напряжение с выхода ЦАП 3 поступает на первый вход смесителя 10. На вторых и третьих входах его присутствуют сигналы низко- и высокочастотных помех. Сигнал с выхода смесителя 10 поступает на первый вход узла 4 сравнения, на второй вход которого поступает напряжение с выхода ШИМ 7. В узле 4 сравнения анализируется соотношение между напряжениями с выходов смесителя 10 и выхода ШИМ 7. В зависимости от результатов сравнения на выходе узла 4 вырабатывается двухбитовый код, имеющий следующие значения: 00 - сохраняет неизменный код счетчика 18, блокируя счет импульсов с выхода генератора 21 импульсов, комбинации 01 и 10 приводят к суммированию или вычитанию импульсов в реверсивном

сметчике 18. Изменение кода на выходе счетчика 18 изменяет коэффициент деления делителя частоты на счетчике 19, тем самым изменяется сАваж- ность импульсов, поступающих на вход интегратора 20, Следовательно, изменяется напряжение на выходе устройства, пока оно не сравняется с заданным в шаге программы, хранимом в - ОЗУ 2.

Частота и амплитуда помехи определяются цифровыми кодами на входах генераторов 6 и 9, поступающих с выходов 2 и 3 блока ОЗУ 2. Работа устройства производится циклически. По исчерпанию адресов с выхода счетчика 25 адресов ячеек блока 2 ОЗУ пересчет начинается с нулевого адреса и т.д. Индикация параметров сигналов каждого шага программы производится в блоке 1 индикации.

Запуск схемы и установка в исходное состояние производится подачей внешнего сигнала по линии Сброс.

Формула изобретения

Программируемый источник питания, содержащий регулятор напряжения, включенный между входными и выходными выводами, узел сравнения, один вход которого связан с выходными выводами, а другой - с выходом источника опорного напряжения, выход узла сравнения подключен к управляющему входу регулятора напряжения, отличающийся тем, что, с целью обеспечения программно-временной имитации

колебаний напряжения источника питания, воздействия импульсных помех, точности установки стабилизированного постоянного напряжения, в него введены блок индикации и коммутации,

оперативное запоминающее устройство и блок управления, а источник опорного напряжения выполнен в виде смесителя, цифроаналогового преобразователя, генератора низкочастотной помехи

и генератора высокочастотной помехи, причем блок управления состоит из генератора тактовой частоты, переключателя, счетчика времени, компаратора временных интервалов и счетчика адреса, выход генератора тактовой частоты через первые контакты переключателя соединен со счетным входом счётчи- ка времени, установочный вход которого подключен к шине Сброс, выход

счетчика времени соединен с первым входом компаратора йременных интервалов, другой вход которого подключен к выходу кодов временных интервалов оперативного запоминающего устройства, а выход указанного компаратора подключен к С-входу счетчика адреса, R-вход которого подключен к шине Сброс, У-«ход - к первому выходу блока ввода программ; а установочный D-вход счетчика адреса подключен к соответствующему информационному выходу блока ввода программ, блок индикации и коммутаций состоит из коммутатора, дешифратора и индикатора, причем первый, второй и третий информационные входы коммутатора соединены соответственно с информационным выходом оперативного запоминающе го устройства, выходом счетчика адреса блока управления и информационным выходом блока ввода программ, управляющий вход коммутатора подключен к вторым контактам переключателя блока управления, выход коммутатора через дещифратор соединен с входом индикатора и непосредственно - с информационными входами оперативного запоминающего устройства, управляющий вход которого подключен к выходу временной задержки блока ввода программ информационные выходы оперативного

0

5

JQ

25

30

запоминающего устройства соответственно кодов амплитуды и частоты высокочастотной и низкочастотной помех соединены с входами генераторов высокочастотной и низкочастотной помех, информационные выходы кода стабилизированного постоянного напряжения соединены с входами цифроаналогового преобразователя, выход последнего подключен к перво.му входу смесителя,, второй и третий входы которого соединены с выходами соответственно генераторов высокочастотной и низкочастотной помех, выход смесителя является выходом источника опорного напряжения, регулятор напряжения выполнен в виде соединенных реверсивного счетчика, счетчика делителя частоты и интегратора, выход которого соединен с выходными выводами, счетньй вход счетчика делителя частоты соединен со счетным входом счетчика времени блока управления, управляющий вход - с выходом счетчика делителя частоты и счетным входом реверсивного счетчика, установочный вход счетчика делителя частоты подключен к шине Сброс , тактовые входы увеличения и уменьшения счета реверсивного счетчика соединены с соответствующими выходами узла сравнения.

щ

к вмду V счетчика адреса

jtefr У гюновочным охоау 7вАвам cvfmw/ta

AA 5Уг517

KSxot /KSffOKu

osat

Фиг. 3