Устройство для программного регулирования Советский патент 1985 года по МПК G05B19/18 G05B19/418 

Изобретент1е относится к яитоматике и вычислительной технике и ггредназначено для программного регуллро за 1ия ч ехнологических процессов.

Цель изобретения - iioBbriueFine быстродействия устройства.

На чертеже представлена схема предлагземого устройства,

Устройство содержит блок 1 и;--;т регистр 2 адреса, регистр 3 времени делитель 4 частоты, реверсивный счечик 5, генератор 6 имгхульсов, регистр 7 задания, элемент if 8, пер вый и второй элементы ЯПИ 9 и 10 и первый и второй элементы 11 и 12 задержки „

Устройство работает следукпдим образом.

В первом такте на вход запуска устройства Поступает сигнал, проходящий через элемент ИЛИ 10 на вход элемента 11 и через элемент ИТШ 9 на вход сброса регистра 2, в pesyjibтатс чего на адресных гиинах блока 1 которьй может быть реализован в вид лостояьмсго запоминающего устройс--ва, устаназливается код начального .адреса 0„. .0.

Бс втором такте на входе элемента 12 и на управляющем входе блока появляется- сигнал, прошедилий через элемент 11 с выхода элемента ИШ 10 приводящий к коявлениго на выходах блока 1 информации., записанной и ячейке с адрессн, установленным в реггзстрс; 2,

В тpeтьe i такте сигнал с выхода элемента 12 поступает на управл7я сщиг входы регистра 3 и регистра 7, на информаииокные входы которых к этому времени с третьих и вторь;х выходов блока 1 подаются соответственко код времени и коД; определяющий частоту следозаиия 1-дап /льсов делителя юстсты (скорость изменени уставки и направление изменения уставки.

Если в третьем такте с первого выхода блока 1 памяти на управляющий вход счетчика 5 поступает единица, то с вторых выходов блока 1 памяти в счетчик 5 гфинимается ново значение уставки, выдаваемое на выход устройстваV При этом в тех разрядах регистра 7 задания, которые управляют направлением счета, должны быть нули, яапрещамЕцие изменение уставки в счетчике 5 при поступле-чии сигналов с выхода делителя 4 на счетный вход счетчика 5.

В четвертом такте с выхода генернrijpa 6 импульсов на входы делителя 4 и регистра 3 и один из входов элемента 8 И поступает импульс, который уменьшает на единицу код в регистре 3. Длительность импульсов генератора 6 выбирается меньше ир;тервала времени между поступлением сигнала на счетный вход и появлением новой информации на инверсных выходах регистра 3, В этом же такте ,ка счетный вход реверсивного счетчика 3 с выхода делителя 4 частоты выдается жтульсньрл сигнал, частота которого задается кодом на информаЦ11онных входах указанного делителя. Импульсный сигнал увеличивает или

уменьшает значение уставки в реверсивном счетчике 5.

Четвертый такт повторяется до тех пор, пока на выходе переполнения регттстра 3 времени не появится единица,

что говорит об окончании очередного ттнтервяла аоемени. По данному сигналу,, поступающему на счетный вход регистра 2,, его значение увеличивается нз единицу, и на адресных входах

блока 1 памяти устанавливается адрес сл-дующей ячейки памяти. Этот же сигнал через элемент ШИ 10 поступает на вход элемента 11.

атем устройство переходит к второму такту.

Цикл работы завершается, когда после очередного третьего такта, в котором 3 регистр 3 времени был принят нулевой код признака конца циклаj в четвертом такте на все входы ;5лемента И 8 поступают единицы. Это приводит к появлению на его выходе сигнала, проходящего чер.ез элемент И.Ш 9 на вход сброса регистра 2. Однорременно на выходе переполнения регистра 3 времени появляется сигнал, проходящий через второй элемент ИЛИ 10 на зход элемента It. В этом же такге в регистре 2 устанавливаетс я нулевой код, соответствующий началу цикла регулирования, устройство переходит к второму такту.

Остановка устройства происходит при поступлении сигнала на вход останоза генератора 6 прямоугольных импуjTbcoB с одноименного входа устройства.

При изменении уставки скачком быстродействие предлагаемого устройства по сравнению с известным увеличивается во столько раз, во сколько раз время счета реверсивным счетчиком заданной уставки при мак11560064

симальной частоте импульсов иа выходе делителя частоты больше времени записи в счетчик указанной уставки.

УСТРОЙСТВО ДЛЯ ПРОГРАММНОГО РЕГУЛИРОВАНИЯ5 содержащее блок памяти, адресные входы которого соединены с выходами регистра адреса, первый и вторые выходы - с управляющим и информадионными входами реверсивного счетчика соответственно, а третьи выходы - с информационными входами регистра времени, счетным входом подключенного к выходу генератора импульсов и счетному входу делителя частоты, входы останова и запуска устройства соединены с соответствующими входами генератора импульсов, а выходы реверсивного счетчика являются выходами устройства, отличающееся тем, что, с целью повышения быстродействия устройства, в него введены регистр задания, элемент И, первый.элемент ИЛИ и последовательно соединенные второй элемент ИЛИ и первый и второй элементы задержки, выход первого эле мента задержки соединен с управляющим входом блока памяти, а выход второго элемента задержки - с управляющим входом регистра задания, информационные входы которого соединены с вторыми выходами блока памяти первые выходы - с информационными входами делителя частоты, а вторые выходы - с входами управления направQ ления счета реверсивного счетчика, S счетным входом подключенного к выходу делителя частоты, первый и второй входы элемента И соединены с инверсными выходами регистра времени и выходом генератора импульсов соответственно, а выход - с первым входом первого элемента ИЛИ, выход которого соединен с входом сброса регистра адреса, а второй вход сл с входом запуска устройства и с (35 первым входом второго элемента ИЛИ, вторым входом соединенного с выходом о переполнения регистра времени и СГ5 счетным входом регистра адреса.

ant/CK Останов,