Преобразователь частоты импульсов в код Советский патент 1985 года по МПК H03M5/10 

а нулевой выход члемента И, выход к второму входу с управляющим входом второго коммукоторого соединен татора. 1156259

ПРЕОБРАЗОВАТЕЛЬ tLACTOTbl ИМПУЛЬСОВ В КОД, содержшций линию задержки и реверсивный счетчик, о тл ич ающийс я тем, что, с целью расширения диапазона преобразования, в него введены упра гяемый делитель частоты, распределит(ль импульсов, два синхронизатора, умножитель кода, преобразователь код напряжение, N сдвоенных компараторов, два коммутатора, элемент И, триггер переполнения и тактовый генератор, выход которого соединен с входами управляемого делителя частоты и распределителя импульсов, информационные выходы реверсивного счетчика соединены с соответствующими информационными входами умножителя кода и с соответствующими входами преобразователя код - напряжение, выход которого подключен к сигнальным входам сдвоенных компараторов,, первый вход первого сдвоенного компаратора соединен с шинок первого источника опорного напряжения, второй вход каждого предыдущего сдвоенного компаратора и первый вход каждого nocjreAymщего сдвоенного компаратора объединены и соединены с шиной соответствующего источника опорного напряжения, второй вход последнего сдвоенного компаратора соединен с шиной последнего источника опорного напряжения, выходы всех сдвоенных компараторов соответственно соединены с управляющими входами управляемого делителя частоты и с входами первого KOhiMyTaтора, выходы которого соединены с соответствующими управляющими входами умножителя кода, информационные выходы которого соединены с соответСТВУЮ1ДИМИ входами второго коммутатора, выходы которого подключены к со(Л ответствующим выходным шинам, в-ыход С управляемого делителя частоты подключен к тактовому входу линии задержки, входная шина подключена к первому входу первого синхронизатора и входу линии задержки, выход которого через второй синхронизатор подключен к вычитающему входу реверсивного счетчика, к суммирующему входу которого подключен выход первого синхронизатора, первый и второй выходы распределителя импульсов подключены соответственно к вторым входам первого и второго синхронизаторов, третий выход - к управляющему входу первого коммутатора, а четвертый выход к первому входу элемента И, нулевой вход триггера переполнения объединен с установочным входом реверсивного счетчика и подключен к шине Сброс, единичный вход соединен с выходом переполнения реверсивного счетчика, единичный выход триггера переполнения подключен к шине переполнения.

Изобретение относится к вычислительной технике и может быть исполь зовано для связи вычислительных машин с объектами управления, а также для обработки сигналов от частотных датчиков. Известен преобразователь частоты в код, содержащий генератор опорной частоты, блок управления, ключ и дв ичный умножитель, состоящий из счет чика, управляющего счетчика, системы ключей и схемы сборки, а также дополнительный счетчик, систему ключей и схему сборки, причем выход дополнительного счетч:ика соед1 нены с сигнальныни входами дополнительно системы ключей, управляющие входы которой соединены с выходами управляющего счетчика и двоичного умножи теля, а ее выходы через доподнитель ную схему сборки и ключ соединены с входом двоичного умножителя 1 ). Недостатком такого преобразовате является низкое быстродействие, обусловленное циклической работой. Наиболее близким по технической сущности к предлагаемому является частотно-цифровое измерительное устройство, содержащее реверсивный счетчик и линию задержки, причем входная шина соединена с суммируниди входом реверсивного счетчика непосредственно, а с вычитающим входом через последовательно включенные линию задержки и усилитель, вькоды реверсивного счетчика подключены к индикаторному устройству z j. Недостатком этого ус тройства явл ется узкий диапазон преобразования, характеризующийся тем, что величина задержки определяющая интервал прео разования, не изменяется. Цель изобретения - расширение диапазона преобразования. Поставленная цель достигается тем, что в преобразователь частоты импульсов в код, содержащий линию задержки и реверсивный счетчик введены управляемый делитель часто ты, распределитель импульсов, два синхронизатора, умножитель кода, преобразователь код - напряжение, N сдвоенных компараторов, два коммутатора, элемент И, триггер переполнения и тактовый генератор, вькод которого соединен с входами управляемого делителя частоты и распределителя импульсов, информационные выходы реверсивного счетчика соединены с соответствующими информационными входами умножителя кода и с соответствующими входами преобразователя код - напряжение, выход которого подключен к сигнальным входам сдвоенных компараторов, первый вход первого сдвоенного компаратора соединен с шиной первого источника опорного напряжения, второй вход каждого предьщущего сдвоенного компаратора и первый вход каждого последующего сдвоенного компаратора объединены и соединены с шиной соответствующего источника опорного напряжения, второй вход последнего сдвоенного компаратора соединен с шиной последнего источника опорного напряжения, выходы всех сдвоенных компараторов соответственно соединены с управляющими входами управляемого делителя частоты и с входами первого коммутатора, выходы которого соединены с соответствующими управляющими входами умножителя кода, информационные выходы которого соединены с соответствующими входами второго коммутатора, выходы которого подключены к соответствующим выходным щинам, выход управляемого делителя частоты подключен к тактовому входу линии заде;ржки, входная шина подключена к первому входу первого синхронизатора и входу линии задержки, выход которого через второй синхронизатор подключен к вычитакщему входу реверсивного счетчика, к суммирующему входу которого подключен .выход .первого синхронизатора, пер3вьп и второй выходы распределителя импульсов подключены соответственно к входам первого и второго синхронизаторов, третий выход к управляющему входу первого коммутатора, а четверть1й выход - к перво му входу элемента И, нулевой вход триггера переполнения объединен с установочным входом реверсивного счетчика и подключен к шине Сброс единичный вход соединен с выходом переполнения реверсивного счетчика, единичный выход триггера переполнения подключен к шине переполнения, а нулевой вькод - к второму входу элемента И, выход которого соединен .с управляющим входом второго коммутатора. I На чертеже изображена структурна схема устройства. Преобразователь содержит тактовы генератор 1, выход которого соедине ;С входом, управляемого делителя 2 частоты и с входом распределителя 3 импульсов, выход управляемого делителя 2 частоты подключен к тактовом входу линии 4 задержки, входная шина 5 через первый синхронизатор 6 соединена с суммирующим входом реверсивного счетчика 7 и через линию 4 задержки и второй синхронизатор 8 - с вычитакяцим входом реверси ного счетчика 7,.установочный вход которого подключен к шине 9 Сброс Информационные выходы реверсивного счетчика 7 соединены с информационными входами умножителя 10 кода на один из N коэффициентов и через пре образователь 11 код.- напряжение ,с сигнальными входами сдвоенных ком параторов 12-1 - 12-N. Первый вход первого компаратора 12-1 подключен к.шине 13-1 первого источника напря жения, второй вход первого компаратора 12-1 и первый вход второго ком паратора 12-2 подключены к шине 13второго источника опорного напряжения и т.д. до последнего компаратора 12-N, второй пороговый вход кото рого соединен с шиной 13-N последне го источника порогового напряжения, выходы компараторов 12-1 - 12-N через первый коммутатор 14 соответственно соединены с управляющими входами умножителя 10 кода, а также соответственно подключены к управляю:щим входам управляемого делителя 2 частоты. Информационные выходы умножителя 10 кода через второй коммута2594тор 15 подключены к выходным шинам 16, первый выход распределителя 3 импульсов соединен с вторым вхбдом первого синхронизатора 6, второй выход - с вторым входом второго синхронизатора 8, третий - с управляющим входом первого коммутатора 14, четвертый - с первым входом элемента 17 И, нулевой вход триггера 18 переполнения подключен к шине 9 . Сброс, единичный вход - к выходу переполнения реверсивного счетчика 7 единичньм выход триггера 18 - к шине 19 переполнения, нулевой выход р-риггера 18 - к второму входу элемента 17 И, выход которого соединен с управляющим входом второго комь|утатора 15. Преобразователь работает сладующим образом. В начальный момент времени по tttr налу Сброс по шине 9 устанавливается в нулевое состояние триггер 18 переполнения, и обнуляется реверсивный счетчик 7, причем длитель- ность сброса должна быть не меньше времени задержки в линии 4 задержки для ее полной очистки. После снятия сигнала Сброс начинается преобразование частоты импульсов в код. Входная последовательность импульсов с шины 5 через синхронизатор 6 по- . ступает на суммирукиций вход реверсивного счетчика 7, который начинает . суммировать входные импульсы. Так. как первоначально на выходе счетчика 7 нулевой вход и, следовательно, на выходе преобразователя 11 код напряжение нулевое напряжение, то зто напряжение попадает в зону перво го компаратора 12-1, определяющего первый диапазон преобразования. У этого компаратора 12-1 нижний порог равен нулевому напряжению, а верхний является нижним порогом для следующего компаратора 12-2, определяющего второй диапазон преобразования. Сигнал с выхода первого компаратора 12-1 включает первый коэффициент умножения на умножителе 10 кода на один из N коэффициентов и поступает на первый управляющий вход управляемого делителя 2 частоты, оторый формирует минимальную тактовую частоту, что обеспечивает максимальное время задержки влинии 4 заержки. Таким образом, в начальный омент времени автоматически устанавливается нижний диапазон преобра

зоваиил, при котором осуществляется преобразование в код самой низкой частоты.

Через время задержки на линии 4 задержки входные импульсы через второй синхронизатор 8 начинают поступать на выч:ттаю1ций вход реверсивного счетчика 7, и на счетчике 7 складывается и вычитается одинаковое число импульсов, показания счетчика 7 перестают изменяться и соответствуют значению входной частоты. Одновременно с поступлением входных импульсов начинает возрастать напряжение на выходе преоб.разователя t1 код напряжение, так как возрастает код на выходе счетчика 7. Если через время задержки напряжение на выходе преобразователя 11 код - напряжение не превьшает первого порогового уров- 20

ня, то преобразователь работает в самом нижнем диапазоне, когда входная частота наименьшая.

Если же входная частота возрастает или же сразу через время задержки код на выходе реверсивного счетчика 7 превышает значение нижнего предела преобразования, то напряжение на выходе преобразователя 11 код - напряжение попадает в зону второго компаратора 12-2, и происходит переключение преобразователя на второй диапазон преобразователя, т,,е. управляемый делитель 2 частоты вырабатывает вторую по величине тактовую частоту для линии 4 задержки, величина задержки которой уменьшается на один шаг, при этом выходной код реверсивного счетчика умножается на второй коэффициент. Если напряжение на выходе преобразователя 11 код - напряжение попадает в зону третьего компаратора 12-3, то автоматически устанавливается третий диапазон преобразования,

и выходной код реворсивно1-о. счетчика 7 умножается на третий коэффициент умножения-и т.д.

При превьпиемши входной частотой

максимально допустимого значения . происходит переполнение реверсивного счетчика 7, и сигнал с его выхода переполнения устанавливает триггер 18 переполнения в единичное состояние,

сигнал с выхода триггера.18 переполнения поступает на шину 19 переполнения и сигнализирует о том, что входная частота превьшгает максималь-. ное значение, и .одновременно с этим

сигнал с выхода триггера 18 переполнения закрывает элемент 17 И для того, чтобы запретить в этом случае считывание информации с преобразователя. Таким образом, при наличии сигразователь не функционирует и для его пуска необходимо снова осуществить Сброс описанным способом. Распределите.ль 3 импульсов с помощью синхронизаторов 6 и 8 и коммутаторов 15 и 14 осуществляет разнесение во времени импульсов, поступающих на счетные входы реверсивного счетчика 7, моментов умножения выходного кода на один из коэффициентов и моментов считывания выходного кода.

Вве.хение в преобразователь управляемого делителя, распределителя импульсов, двух синхронизаторов, умножит.еля кодов на один из Т коэффициентов, преобразователя код - напряжение, N сдвоенных компараторов, двух коммутаторов, элемента И, триггера переполнения и тактового генератора позволяет автоматически устанавливать диапазон преобразования, что значительно расширяет общий диапазон преобразования при сохранении непрерывного преобразования частоты в код нала на шине 19 переполнения преоб