Преобразователь частота-код Советский патент 1989 года по МПК H03M1/60 H03M1/64 

сл

СП

со

о:

00

Изобретение относится к Импульсной технике и может Сыть использовано для связи вычислительных машин с объектами управления, в системах фазовой автоподстройки частоты, для обработки сигналов от частотных датчиков.

Целью изобретения является расширение функциональных возможностей путем введения непрерывного преобразования разности фаз двух частот в код.

На чертеже представлена функциональная схема преобразователя.

Преобразователь содержит тактовый

10

10 обнулен, на вход управляемого делителя 9 частоты поступает нулевой код и, следовательно, коэффициент д ления в нем установлен равным едини це, т.е. тактовая частота проходит через него, не подвергаясь делению. Б данном режиме коэффициент деления управляемого делителя 9 частоты не меняется в процессе всего преобразо вания и, следовательно, величина за держки в линии 25 задержки постоянн Код с реверсивного счетчика 2б на шину Выход снимается с помощью ко

генератор 1, распределитель 2 импуль-15 мутатора 8 по четвертому импульсу с

сов, делитель 3 частоты, синхронизаторы 3-7, коммутатор 8, управляемый делитель 9 частоты, регистр 10, счетчик 11 импульсов, одновибратор 12, триггеры 13-13, элемент 1б задержки, 20 элементы И 17-31, элементы ИЛИ 22-24, линию 25 задержки и реверсивный счетчик 26.

Преобразователь работает следующим образом.

25

распределителя 2.

Аналогично первому режиму осущес вляется непрерывное преобразование в код второй частоты. Для этого на шину 1 астота 2 подается сигнал, устанавливающий с помош ю элемента ИЛИ 22 триггеры 1 и 15 в нулевое состояние. При этом открывается эле мент И 19. Вторая частота f поступ ет на шину Вход 2. Через синхрони затор 5 эта частота поступает на вх элемента И 19, так как он открыт, э же частота через элемент ИЛИ 23 и синхронизатор 7 поступает на суммирующий вход реверсивного счетчика 2 непосредственно и на его вычитающи вход через линию 25 задержки и синх ронизатор 6. После окончания сигнал на шине Сброс начинается непрерыв ное преобразование в код частоты f так же, как в первом режиме.

Для преобразования первой частоты в код подается сигнал установки режима на шину Частота 1 и сама частота на шину Вход 1. Одновременно с этим на шину Сброс подается сигнал обнуления счетчика 11 импульсов, регистра 10 и реверсивного счетчика 26, причем длительность этого сигнала должна быть больше максимального времени задержки в линии 25 задержки для ее полной очистки. Входная частота с шины Вход 1 через синхронизатор поступает на первый вход, элемента И 18 и на вход установки в 1 триггера

30

35

Аналогично первому режиму осуществляется непрерывное преобразование в код второй частоты. Для этого на шину 1 астота 2 подается сигнал, устанавливающий с помош ю элемента ИЛИ 22 триггеры 1 и 15 в нулевое состояние. При этом открывается элемент И 19. Вторая частота f поступает на шину Вход 2. Через синхронизатор 5 эта частота поступает на вход элемента И 19, так как он открыт, эта же частота через элемент ИЛИ 23 и синхронизатор 7 поступает на суммирующий вход реверсивного счетчика 26 непосредственно и на его вычитающий вход через линию 25 задержки и синхронизатор 6. После окончания сигнала на шине Сброс начинается непрерывное преобразование в код частоты f так же, как в первом режиме.

В преобразователе предусмотрен третий режим - режим непрерывного преобразования а код разности фаз двух частот. В данном режиме подается

13. Сигнал с выхода триггера 13 через 40 сигнал на шину Разность фаз.и одноэлемент И 20 не проходит, так как он закрыт сигналом с триггера 15, который в данном режиме с помощью элемента ИЛИ 22 устанавливается в нулевое состояние. При этом подготавливаются 45 к открыванию элементы И 18 и 19, но открывается только элемент И 18, так как триггер установлен в единичное состояние сигналом с шины Частота 1. Импульсы с выхода элемента И 18 через 50 элемент ИЛИ 23 и синхронизатор 7 поступают на суммирующий вход реверсивного счетчика 2б непосредственно, а на вычитающий вход. - через линию 25

временно обе частоты поступают на шины Вход 1 и Вход 2. Преобразование начинается после окончания сигнала на шине Сброс. Сигналом с шины Разность фаз триггер 15 устанавливается в единичное состояние и поэтому элементы 18 и 19 закрыты, а открываются элементы И 17 и 20. Частота с шины Вход 1, пройдя синхронизатор k, поступает на единичный вход триггера 13, а частота с шины Вход 2, пройдя синхронизатор 5, поступает на нулевой вход триггера 13. На единичном выходе триггера 13 За каждый

задержки и синхронизатор 6. Таким 06-,5 период формируется импульс, длитель

10 обнулен, на вход управляемого делителя 9 частоты поступает нулевой код и, следовательно, коэффициент деления в нем установлен равным единице, т.е. тактовая частота проходит через него, не подвергаясь делению. Б данном режиме коэффициент деления управляемого делителя 9 частоты не меняется в процессе всего преобразования и, следовательно, величина задержки в линии 25 задержки постоянна. Код с реверсивного счетчика 2б на шину Выход снимается с помощью коммутатора 8 по четвертому импульсу с

распределителя 2.

Аналогично первому режиму осуществляется непрерывное преобразование в код второй частоты. Для этого на шину 1 астота 2 подается сигнал, устанавливающий с помош ю элемента ИЛИ 22 триггеры 1 и 15 в нулевое состояние. При этом открывается элемент И 19. Вторая частота f поступает на шину Вход 2. Через синхронизатор 5 эта частота поступает на вход элемента И 19, так как он открыт, эта же частота через элемент ИЛИ 23 и синхронизатор 7 поступает на суммирующий вход реверсивного счетчика 26 непосредственно и на его вычитающий вход через линию 25 задержки и синхронизатор 6. После окончания сигнала на шине Сброс начинается непрерывное преобразование в код частоты f так же, как в первом режиме.

В преобразователе предусмотрен третий режим - режим непрерывного преобразования а код разности фаз двух частот. В данном режиме подается

сигнал на шину Разность фаз.и одновременно обе частоты поступают на шины Вход 1 и Вход 2. Преобразование начинается после окончания сигнала на шине Сброс. Сигналом с шины Разность фаз триггер 15 устанавливается в единичное состояние и поэтому элементы 18 и 19 закрыты, а открываются элементы И 17 и 20. Частота с шины Вход 1, пройдя синхронизатор k, поступает на единичный вход триггера 13, а частота с шины Вход 2, пройдя синхронизатор 5, поступает на нулевой вход триггера 13. На единичном выходе триггера 13 За каждый

период формируется импульс, длитель

Изобретение относится к импульсной технике и может быть использовано для связи вычислительных машин с объектами управления, в системах фазовой автоподстройки частоты, для обработки сигналов от частотных датчиков. Цель изобретения - расширение функциональных возможностей путем формирования кода разности фаз. Это достигается за счет того, что в преобразователь, содержащий генератор 1 тактовых импульсов, распределитель 2, элементы И 17-20, элементы 16, 25 задержки, синхронизаторы 4-7, элементы ИЛИ 23 и 24, реверсивный счетчик 26 и коммутатор 8, введены делитель 3 частоты, счетчик 11 импульсов, регистр 10, управляемый делитель 9 частоты, триггеры 13-15, одновибратор 12, элементы I 18,19,21 и элемент ИЛИ 22. 1 ил.

разом, первая входная частота с помощью линии 25 задержки и реверсивного счетчика 2.6 непрерывно преобразу-J ется в код. При этом, так как регистр

ность которого прямо пропорциональна сдвигу фаз между двумя частотами. Этот импульс через открытый элемент И 20 поступает на вход элемента И 21,

515

на другой вход которого поступают импульсы тактового генератора 1, поделенные делителем 3 частоты. Пачки импульсов с выхода элемента И 21 поступают на суммирующий вход счетчика 11 импульсов, на котором подсчитывается число импульсов в каждой пачке. После окончания каждого импульса на выходе элемента И 20 с помощью одно- вибратора 12 формируется импульс, поступающий на вход записи регистра 10 и записываюи1ий в каждом периоде значение кода из счетчика 11 импульсов в регистр 10, импульс от одновибрато ра 12 с помощью элемента 1б задержки задерживается и через элемент ИЛИ 24 поступает на вход сброса счетчика 11 импульсов. Таким образом, кор в регистре 10 следит за длительностью импульса на выходе триггера 10, т.е. следит за разностью фаз двух частот и изменяется только при изменении разности фаз. Ралее код с выхода регистра 10 поступает на вход управляемого делителя 9 частоты, который осуществляет деление частоты следующим образом: чем больше код на его выходе, тем больше коэффициент деления. Мри нулевом коде деление не осуществляется, т.е. коэффициент деления равен единице. Тактовая частота на счетКый вход управляемого делителя 9 частоты поступает с первого выхода распределителя 2. В зависимости от сдвига фаз между входными частотами непрерывно изменяется коэффициент деления управляемого делителя 9 частоты, причем чем больше сдвиг фаз, тем больше коэффициент деления и тем меньше частота на выходе управляемого делителя 9 частоты. Эта частота поступает на тактирующий вход линии 25 задержки и управляет ее временем задержки, на вход линии 25 задержки поступает частота с первого входа, прошедшая синхронизатор , элемент И 17 и элемент ИЛИ 23. Эта же частота через синхронизатор 7 поступает на суммирующий вход реверсивного счетчика 26 и с выхода линии 25 задержки через синхронизатор 6 на его вычитающий вход. В начальный момент работы до окончания сигнала на шине Сброс счетчик П импульсов и регистр 10 обнулены, на управляемый делитель 9 частоты поступает нулевой код, частота на его выходе максимальна и время задержки в линии 25 задержки минимально, но реверсивный счетчик 26 не считает и на

536fi

его выходе нулевой код. После окончания сигнала на шине Сброс и при нулевой разности фаз между входными частотами на выходе элемента И 21 , 5 пачка импульсов будет отсутстоо- вать, на выходе счетчика 11 импульсов будет нулевой код, управляемый делитель 9 частоты делить часто.- ту не будет, в линии 25 задержки будет минимальная задержка. Эта мини мальная задержка с помощью выбора частоты, подаваемой на ее тактирование, должна быть такой малой, чтобы ., при максимальных преобразуемых частотах за время этой задержки на суммирующий вход реверсивного счетчика 26 до появления импульсов на его вычитающем входе поступало не больше одного

2Q импульса, т.е. чтобы в этом случае реверсивный счетчик 26 складывал и вычитал одинаковое число импульсов и чтобы его код сохранялся нулевым, так как разность фаз остается нулевой.

При одновременном изменении входных частот f, и f и при неизменном сдвиге фаз между ними показания реверсивного счетчика 26 не изменяются и соответствуют данному сдвигу фаз.

Таким образом, в предлагаемом преобразователе в режиме преобразования сдвига фаз в код осуществляется непрерывное преобразование сдвига фаз в код независимо от величины

35 входных частот, которые между собой не должны отличаться Via больи.ую вели- .чину.

Синхронизаторы 4 - 7 и распределитель 2 осуществляют разнесение во

времени импульсов на счетных входах реверсивного счетчика 26. Частота тактового генератора 1 выбирается такой, чтобы управляемый им распределитель 2 и синхронизаторы - 7 не

вносили существенных временных сдвигов импульсов. Лелитель 3 частоты необходим для подбора соотношения частот синхронизации и тактовой частоты заполнения счетчика 11 импуль25

30

50

сов.

Под разностью фаз двух частотно- импульсных сигналов понимается разность фаз двух гармонических сигналов, совпадающих по частоте с двумя час- тотно-импульсными сигналами.

| ормула изобретения

Преобразователь частота - код, содержащий генератор тактовых импульсов,

распределитель импульсов, два элемента И, два элемента задержки, четыре синхронизатора, два элемента ИЛИ, реверсивный счетчик и коммутатор, выходы которого являются выходной шиной, информационные входы соединены с соответствующими выходами реверсивного счетчика, а управляющий вход соединен с первым выходом распределителя импульсов, вход которого п одключен к выходу генератора тактовых импульсов, а второй, третий и четвертый выходы соединены соответственно с первыми входами первого, второго и третьего синхронизаторов, второй вход первого синхронизатора через первый элемент задержки объединен с вторым входом второго синхронизатора, вход обнуления реверсивного счетчика является шиной Сброс, отличаюший- с я тем, что, с целью расширения функциональных возможностей путем фор мирования кода разности фаз, в него введены делитель частоты, счетчик импульсов, регистр, управляемый делит тель частоты, три триггера, одновиб- раТор, третий, четвертый и пятый элементы И и третий элемент ИЛИ, входы которого объединены с входами установ ки в О и в 1 первого триггера соответственно и являются входными шинами Частота 1 и Частота 2, а выход соединен с входом установки в О второго триггера, вход установки в 1 которого является входной шиной Разность фаз, прямой и инверсный выходы соединены соответственно с попарно объединенными первыми входами первого, второго и третьего, четвертого элементов И, второй вход первого элемента И объединен с входом установки в 1 третьего триггера, вторым входом третьего элемента И и подключен к выходу третьего синхронизатора.

О

5

5

0

второй вход которого является первой входной шиной, а первый вход объединен с первым входом четвертого синхронизатора и входом управляемого делителя частоты, второй вход четвертого синхронизатора является второй входной шиной, а выход подключен к второму входу четвертого элемента И и входу установки в О третьего триггера, выход которого соединен с вторым входом второго элемента И, выход которого подключен к первому входу пятого элемента И, через одно- вибратор - к управляющему входу регистра, выход одновибратора через второй элемент задержки подключен к первому входу первого элемента ИЛИ, второй вход которого объединен с входом установки в О регистра и является шиной Сброс, а выход соединен с входом установки в О счетчика импульсов, выходы которого через регистр соединены с соответствующими управляющими входами управляемого делителя частоты, а счетный вход подключен к выходу пятого элемента И, второй вход которого через делитель частоты соединен с выходом генератора тактовых импульсов, выход управляемого делителя .частоты соединен с управляющим входом первого элемента за-- держки, вход которого подключен к выходу второго элемента ИЛИ, первый вход которого соединен с выходом первого элемента И, а второй и третий входы соединены соответственно с выходами третьего и четвертого элементов И, третьи-входы которых подключены соответственно к прямому и инверс-. ному выходам первого триггера,выходы первого и второго синхронизаторов соединены соответственно с прямым и реверсивным счетными входами реверсивного счетчика.