Устройство для возведения в квадрат Советский патент 1985 года по МПК G06F7/552 

венно с выходом седьмого разряда регистра основания и третьим разрядным входом второй группы информационных входов схемы сравнения, вторые входы седьмого и восьмого элементов 2ИИЛИ соединены соответственно с выходом восьмого разряда регистра основа ния и четвертым разрядным входом второй группы информационных входов схемы сравнения, выход Больше которой соединен с третьими входами элементов 2И-ИЛИ, четвертые вхрды 04. которых соединены с выходом Меньше г.хемы сравнения, выходы распределителя импульсов соединены соответственно с входами установки регистра основания и десятичных счетчиков, установочным входом преобразователя десятичного числа в число-импульсный код, пятым и шестым входами первого и второго дешифраторов, тактовым входом блока возведения десятичной цифры в квадрат и тактовым входом схемы сравнения.

УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ В КВАДРАТ, содержащее регистр основания, блок возведения десятичной цифры в квадрат, первый и второй дешифраторы, первый, второй, третий и четвертый десятичные счетчики, преобразователь десятичного числа в число-импульсный код и генератор импульсов выход Которого соединен с тактовым входом преобразователя десятичного числа в число-импульсный код, выходы младших и старших разрядов которого соединены соответственно со счетными входами второго и третьего десятичных счетчиков, разрядные входы десятичных счетчиков соединены соответственно с выходами блока возведения десятичной цифры в квадрат, входы которой соединены соотретственно с выходами регистра основания, отличающее ся тем, что, с целью сокращения аппаратурных затрат, оно содержит схему сравнения, восемь элементов 2И-ИПИ, распределитель импульсов, третий дешифратор, выходы которого соединены с информационными входами преобразователя десятичного числа в число-импульсный код, входы третьего дешифратора соединены соответственно с выходами первого и второго дешифраторов, входы с первого по четвертый которых соединены соответственно с выходами элементов 2И-ИЛИ, причем первые входы первого и второго элементов 2И-ИЛИ соединены соответственно с выходом первого разряда регистра основания и первым разрядным входом первой группы информационных, входов- схемы сравнения, первые входы третьего и четвертого элементов 2И-ИЛИ соединены соответственно с выходом второго разряда регистра основания и вторым разрядным входом первой группы информационных входов схемы сравнения, первые входы пятого и шестого (Л элементов 2Й-ИЛИ соединены соответственно с выходом третьего разряда регистра основания и третьим разрядным входом первой группы информационных входов сравнения, первые рходы седьмого и восьмого элементов 2И-ИЛИ соединены соответственно с выходом четвертого разряда регистра основания и четвертым разрядным а входом первой группы информационных входов схемы сравнения, вторые входы 4 первого и второго элементов 2И-ИПИ соединены соответственно с выходом 4; пятого разряда регистра основания и первым разрядным входом второй группы информационных входов схемы сравнения, вторые входы третьего и четвертого элементов 2И-ШШ соединены соответственно с выходом шестого разряда регистра основания и вторым разрядным входом второй группы информацис5нньгх входов схемы сравнения, вторые входы пятого и шестого эле- . ментов 2И-ИЛИ соединены соответст

Изобретение относится к вычислительной технике и может быть применено в цифровых приборах для обработки результатов измерения (вычисления промежуточных результатов).

Известно устройство для возведения в квадрат, содержащее матрицу элементов И, три сумматора и вычитатель .11.

Недостатком устройства является невозможность возведения в квадрат десятичных чисел.

Наиболее близким по технической сущности к изобретению является устройство возведения в квадрат, содержащее регистр основания, матрицу разрядов, матрицу произведения двух разрядов, накопитель, преобразователь числа в код, генератор импуль-. сов и схему управления. Выходы регистра основания соединены с входами матрицы разрядов и матрицы произведения двух разрядов, выхода которых соединены соответственно с входами накопителя и преобразоёателя числа в код, второй вход которого соединен с выходом генератора импульсов 2 ,

Недостатком известного устройства являются большие аппаратурные затраты.

Цель изобретения - сокращение аппаратурных затрат.

Поставленная цель достигается тем, что устройство для возведения в квадрат, содержащее регистр основания, блок возведения десятичной цифры в квадрат, первый и второй де.шифраторы, первый, второй, третий и четвертый десятичные счетчики, преобразователь десятичного числа в число-импульсный код и генератор

импульсовj выход которого соединен с тактовым входом преобразователя десятичного числа в число-импульсный код, выходы младших и старших разрядов которого соединены соответственно со счетными входами второго и третьего десятичных счетчиков, разрядные входы десятичных счетчиков соединены соответственно с выходами блока возведения десятичной цифры

в квадрат, входы которого соединены соответственно с выходами регистра основания, содержит также схему сравнения, восемь элементов 2И-ИЛИ, рас, пределитель импульсов, третий дешифратор, выходы которого соединены с информационными входами преобразователя десятичного числа в числоимпульсный код, входы Третьего дешифратора соединены соответственно

с выходами первого и второго дешифраторов , входы с первого по четвертый которых соединены соответственно с выходами элементов 2И-ИЛЙ, причем первые входы первого и второго элементов 2И-ИЛИ соединены соответственно с выходом первого разряда регистра основания и первым разрядным входом первой группы информационных входов схемы сравнения, первые вхо. ды третьего и четвертого элементов 2И-ИЛИ соединены соответственно с выходом второго разряда регистра основания, и вторым разрядным входом 3 первой группы информационных входов схемы сравнения, первые входы пятого и шестого элементов 2И-ИЛИ соединены соответственно с выходом третьего разряда регистра основания и третьим разрядным, входом первой группы инфор мационных входов схемы сравнения, первые входы седьмого и восьмого . элементов 2И-ШШ соединены соответственно с выходом четвертого разряда регистра основания и четвертым разрядным входом первой группы инфор мационных входов схемы сравнения, вторые входы первого и второго элементов 2И-ИЛИ соединены соответственно с выходом пятого разряда регистра основания и первым {разрядным входом второй группы информационных входов схемы сравнения, вторые входы третьего и четвертого элементов 2ИИЛИ соединены соответственно с выходом шестого разряда регистр а основания и вторым разрядным входом второй .группы информационных входов схемы сравнения, вторые входы пятого и шес того элементов 2И-ИЛИ соединены соответственно с выходом седьмого разряда регистра основания и третьим разрядным входом второй группы информационных входов схемы сравнения вторые входы седьмого и восьмого элементов 2Й-ИЛИ соединены соответст венно с выходом восьмого разряда регистра основания и четвертым разрядным входом второй группы информационных входов схемы сравнения, выход Больше которой соединен с третьими входами элементов 2И-ЙЛИ четвертые входы которых соединены с выходом Меньше схемы сравнения, выходы распределителя импульсов соединены соответственно с входами установки регистра основания и всех десятичных счетчиков, установочным входом преобразователя десятичного

УСхА

jgxA. охА 044 числа в число-импульсньш код, пятым и шестым входамипервого и второго дешифраторов, тактовым входом блока возведения десятичной цифры в квадрат и тактовым входом схемы сравнения , На фиг. 1 представлена блок-схема устройства для возведения в квадрат; на фиг. 2 - блок-схема преобразователя десятичного числа в число-импульсный код. Устройство содержит регистр 1 основания, схему 2 сравнения, блок 3 возведения десятичной цифры в квадрат, десятичные счетчики 4-7, дешифраторы 8 - 10, элементы 2ИИЛИ 11 - 18, генератор 19 импульсов, преобразователь 20 десятичного числа Б число-импульсный код, распределитель 21 импульсов, выходы 22 и 23 преобразователя десятичного числа в число-импульсный код, выходы 24 и 25 результата сравнения схемы сравнения. Преобразователь десятичного числа в число-импульсный код (фиг. 2) содержит регистр 26 основания, элементы И 27 и 28, элементы ИЛИ 29 и 30, элемент И 31, делитель 32 и элементы И 33 - 35. Возведение десятичного числа, например А-абс, где с - первый разряд числа; 6 - второй разряд числа; а- третий разряд числа в квадрат, производится следующим образом. Сначала первый разряд числа умножается на все разряды числа, начиная с первого разряда. Затем на все разряды числа А умножается второй разряд и т.д. Полученные частные произведения суммируются, причем каждое последующее частное произведение сдвигается относительно предьвдущего на один разряд влево . . При десяти ряда

Как видно из приведенной формы записи, суммирование частных произведений для возведения десятичного числа в квадрат реализуется с помощьго десятичного счетчика.

Частные произведения, равные квадрату каждого разряда, записываются в определенные разряды счетчика: квадрат первого разряда (() - в первый и второй разряды счетчика, квадрат второго разряда (& ) - в третий и четвертый разряды счетчика, квадрат третьего разряда (а-) - в пятый и шестой разряды счетчика. Частные произведения, равные удвоенным прои педениям двух разрядов (2г6, 2CQ, 25а), преобразуются в число-импульсный код и поступают в определенные разряды счетчика, где суммируются с числом, находящимся там.

Число-импульсный код удвоенного произведения 2с& поступает на счетный вход второго разря да счетчика (единицы) и на счетный вход третьего разряда счетчика (десятки).

Число-импульсный код удвоенного произведения 2 со поступает на счетный вход третьего разряда счетчика (единицы) и на счетньй вход четвертого разряда счетчика (десятки).

Число-импульсный код удвоенного произведения 2ба поступает на счетный вход четвертого разряда счетчика (единицы) и на счетный вход пятого разряда счетчика (десятки).

Операция возведения в квадрат происходит следующим образом.

I

При поступлении сигнала первого выхода распределителя 21 импульсов в регистр основания записывается число , которое необходимо возвести в квадрат. Кроме того, по этому сигналу устанавливаются в нулевое состояние двоично-десятичные счетчики 4 - 7 и преобразователь 20 десятичного числа в число-импульсный код. Затем сигнал с второго- выхода распределителя 21 импульсов поступает на блок 3, по этому сигналу квадрат каждого разряда а,6 числа А поступает на соответствзтощие установочные входь определенных двоичнодесятичных счетчиков 4-7, сигнал . с третьего выхода распределителя 21 импульсов поступает на пятые входы первого и второго двоично-десятичных дешифраторов 8 и 9 и на тактовый вход схемы 2 сравнения. По этому сигналу удвоенное произведение 2 об (единицы) из позиционного дешифратора 10

поступает на преобразователь 20 десятичного числа в число-импульсный код, где преобразуется в пропорциональное число импульсов, которые поступают на счетный вход счетчика 6. Сигнал с четвертого выхода распределителя 21 импульсов поступает на шестые входы первого и второго двоично-десятичных дешифраторов 8 и 9 и на тактовый вход схемы 2 сравнения.

По этому сигналу удвоенное произведение 2оо (десятки) из позиционного дешифратора 10 поступает на преобразователь 20 десятичного числа в чис5 1 1604046 основании числа, равном нимаетдва разряда, а их уд, произведение одного раз- военноепроизведение - три раз на другой (af,. ся-) за- ряда. . . 7 ло-импульсный код, где преобразуетс в пропорциональное число импульсов, которые поступают на счётный вход счетчика 5. Работа двоично-десятичных дешифр торов 8 и 9 зависит от соотношения чисел а и 6. Если , с выхода 24 схемы 2 сравнения выдается ра-зрешающий сигнал на первый управляющий вход первого, второго, третьего и четвертого элементов 2И-ИПИ 11 - 14 и на второй управляющий вход пятого, шес того, седьмого и восьмого элементов 2И-ИПИ 15 - 18, ас выхода 25 схемы 2 сравнения - запрещающий потенциал на второй управляющий вход первого, второго, третьего и четвёр того элементов 2И-ИЛИ 11 - 14 и на первый управляющий вход пятого, шес того, седьмого и восьмого элементов 2И-ИЛИ 15 - 18- Таким образом, число а поступает на двоично-десяти ный дешифратор 8, а число 6 - на двоично-десятичный дешифратор 9. Если а б, с выхода 24 схемы 2 сравнения вьщается запрещающий сигнал на первый управляющий вход первого, второго, третьего и четвертог элементов 2И-ИЛИ 11 - 14 и на второ управляющий вход пятого, шестого, седьмого и восьмого элементов 2ИИЛИ 15 - 18, а с выхода 25 схемы 2 срав.нения - разрешающий потенциал на второй управляющий вход первого, второго, третьего и четвертого элементов 2И-ШШ 11 - 14. Таким образом, число а поступает на двоичнодесятичный дешифратор 9, а число 6 - на двоично-десятичный дешифратор 8. Таким образом, на двоично-десяти Ш)1й дешифратор 8 всегда поступает 048 большее по модулю число (о или &), а на двоично-десятичнЬ1й дешифратор 9 всегда поступает меньшее по модулю число (о или ). Введение схемы сравнения, элементов 2И-ИЛИ, распределителя импульсов и дешифратора позволяет сократить аппаратурные затраты. В известном устройстве умножение двух чисел о и 6 реализуется матрицей произведения двух разрядов. В предлагаемом устройстве новый алгоритм умножения реализуется схемой сравнения, восемью схемами 2И-ИЛИ, двумя двоично-десятичными и позиционным дешифраторами. При новом алгоритме умножения на первый двоичнодесятичный дешифратор всегда поступает большее из чисел о или , а на второй двоично-десятичный дешифра-:тор - меньшее из чисел а или &. Объем аппаратуры для вьтолнения операции умножения двух чисел в предлагаемом устройстве составляет примерно 25% От объема аппаратуры матрицы умножения двух чисел известного устройства. Поскольку объем аппаратуры матрицы произведения составляет примерно 30% от объема всего устройства для возведения в квадрат, то объем аппаратуры предложенного устройства для возведения в квадрат равен .,6+0, . 0,, , где1/ygg - объем аппаратуры известного устройства. . , Таким образом, применение нового алгоритма умножения двух чисел и его съемная реализация позволяют уменьшить объем аппаратуры уст{ ойства возведений в квадрат на 7,5%.

fj«

22 :

Фиг. 2

ЦМ