Устройство для возведения в степень Советский патент 1984 года по МПК G06F7/552 

триггера соединен с первым входом первого элемента И, выход которого соединен со счетным входом счетчика циклов, разрядные выходы которого соединены с информационны входами второго дешифратора, второй выход которого соединен с входом установки в нуль второго триггера и первым входом второго элемента ИЛИ, выход генератора тактов соединен с вторым входом первого элемента И и первым входом второго элемента И, второй вход которого соединен с инверсным выходом первого триггера, вход сброса которого соединен с третьим выходом дешифратора, вход установки в единицу-первого триггера соединен с выходом второго элемента ИЛИ, второй вход которого соединен с выходом третьего элемента И и входом сброса счетчика циклов, первый вход третьего элемента И соединен с первым выходом третьего дешифратора, информа,ционные входыкоторого соединены с разрядными выходами счетчика тактов, счетный в.ход которого соединен

с выходом второго элемента И, второй вход третьего элемента И соединен с прямым выходом второго триггера, стробируюадие входы первого и второго дешифраторов соединены с первым выходом триггера режимов, второй выход которого соединен со стробирующим входом третьего дешифратора, второй,третий.,четвертый, пятый,шестой и седьмой выходы третьего деи1ифратор соединены соответственно с управляющими входами регистра основания, .матрицы возведения десятичной цифры в квадрат, десятичного счетчика, матрицы умножения двух разрядов, пр ёобразователя десятичного числа в число-импульсный код и управляющим входом схемы сравнения, второй выход второго дешифратора соединен с ВХОДОМ установки числа вычитающего счетчика и входом разрешения считывания числа блока хранения конс.тант, седьмой выход треть- его дешифратора соединен с третьим входом элемента И .

УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ В СТЕПЕНЬ, содержащее регистр основания, матрицу умножения двух разрядов, матрицу возведения десятичной цифры в квадрат, десятичный счетчик, преобразователь десятичного числа в число-импульсный код, генератор импульсов, а также блок управления, содержащий генератор тактов, счетчик и первый дешифратор, выход генератора тактов соединен со счетным входом счетчика, разрядные выходы которого соединены с информационными входами первого дешифратора, разрядные выходы регистра основания соединены с первыми группами входов матриц умножения двух разрядов и возведения десятичной цифры в квадрат, разрядные выходы матриц возведения десятичной цифры в квадрат соединены с разрядными входами десятичного счетчика, счетный вход которого соединен с выходом преобразователя десятичного числа в число-импульсный код, разрядные входы которого соединены с разрядными выходами матрицы умножения двух разрядов, тактовый вход преобразователя десятичного числа в число-импульсный код соединен с выходом генератора импульсов, о ct л ичающееся тем, что, с целью расширения функциональных возмсжностей путем получения возможности извлечения квадратного корня из .десятичного числа, в него введены вычитающий счетчик, группа элементов И, схема сравнения, блок хранения констант, в блок управления введены элемент ИЛИ, первый и второй триггеры, триггер режимов, первый, второй и третий элементы И, счетчик циклов, счетчик тактов, второй и третий дешифраторы, группа элементов ИЛИ, первый, второй, третий, четвертый и пятый выходы первого дешифрат тора соединены с первыми входами cooTBeTcjTByromHx элементов группы ИЛИ, первый выход :второго дешифратора соединен с вторыми входами элементов группы ИЛИ, выходы элементов группы ИЛИ с первого по пятый динены соответственно с управляющисл ми входами регистра основания, мат-, рицы возведения десятичной цифры в квадрат, десятичного счетчика, матрицы умножения двух разрядов и преобразователя десятичного числа в числоимпульсный код, первая группа информационных входов схемы сравнения соединена с разрядными выходами регистра основания, вторая группа информационных входов схемы сравнения соединена с разрядными выходами десятичного счетчика, выход схемы сравнения соединен с первым входом первого элеСП мента группы И и входом установки в CD О 4 единицу второго триггера блока управления, выход генератора импульсов соединен с вторым входом первого элемента И, выход которого соединен со счетным входом вычитающего счетчика, разрядные выходы которого соединены с вторыми группами разрядных входов матриц умножения двух разрядов и возведения десятичной цифры в квадрат, информационные входы регистра основания соединены с входом устройства, разрядные выходы блока хранения констант соединены с .информационными . входами вычитающего счетчика, в блоке управления прямой выход первого

Изобретение-относится к вычислительной технике и может быть применено в цифровых приборах для обработки результатов измерения. Известно устройство, содержащее генератор импульсов, группу элементов И, счетчик результата-, счетчик числа и группу дешифраторов нуля и позволяющее возводить десятичные числа, представленные двоично-десятичным кодом, в квадрат 1. . Наиболее близким по технической су11(ности к изобретению является уст ройство, содержащее регистр основания, матрицу разрядов, матрицу произведения двух разрядов, накопитель преобразователь числа в код,генератор импульсов и схему управления 2 Недостатком известных устройств является невозможность извлечения квадратного корня из заданного числ Цель изобретения - расширение Функциональных возможностей устройс ва путем получения возможности извл чения квадратного корня из десятичного числа. . Поставленная цель достигается те что в устройство для возведения в степень, содержащее регистр основания, матрицу умножения двух разрядо матрицу возведения десятичной цифры в квадрат, десятичный счетчик, преобразователь десятичного числа в число-импульсный код, генератор импульсов, а также блок управления, содержащий генератор тактов, счетчик и первый дешифратор, выход генератора тактов соединен со счетным входом счетчика, разрядные выходы которого соединены с информационными входами первого дешифратора, разрядные выходы регистра основания соединены с первыми группами разрядных входов матриц умножения двух разрядов и возведения десятичной цифры в квадрат, разрядные выходы матрицы возведения десятичной цифры в квадрат соединены с разрядными входами десятичного счетчика, счетный вход которого соединен с выходом преобразователя десятичного числа, в число-импульсный код, разрядные входы которого соединены с разрядными выходами матрицы умножения двух разрядов, тактовый вход преобразователя десятичного числа в число-импульсный ко соединен С выходом генератора импульсов, введены вычитающий счетчик, группа элементов И, схема сравнения, блок хранениа констант, в блок управления введены элемент ИЛИ, первый и второй триггеры, триггер режимов, первый, второй и третий элементы И, счетчик циклов, счетчик тактов, второй и третий дешифраторы, группа элементов ИЛИ, первый, второй, третий, четвертый и пятый выходы первого дешифратора соединены с первыми входами соответствующих элементов группы ИЛИ, первый выход второго дешифратора соединен с вторыми входами элементов группы ИЛИ, выходы элементов группы ИЛИ с первого по пятый соединены соответственно с управляющими входами регистра основания, матрицы возведения десятичной цифры в квадрат, десятичного счетчика, матрицы умножения двух разрядов и преобразователя десятичного числа в число-импульсный код, первая группа информационных входов схемы сравнения соединена с разрядными выходами регистра основания, вторая группа информационных входов схемы сравнения соединены с разрядными выходами десятичного счетчика, выход схемы сравнения соединен первым входом первого элемента группы И и входом установки в единицу второго триггера блока управления, выход генератора импульсов соединен с вторым входом первого элемента И, выход которого соединен со счетным входом вычислительного счетчика, разрядные выходы которого соединены с вторыми группами разрядных входов матриц умножения двух разрядов и возведения десятичной цифры в квадрат, информационные входы регистра основания соединены с входом устройства разрядные выходы блока .хранения констант соединены с информационными входами вычитающего счетчика, в блоке управления прямой выход первого триггера соединен с первым входом первого элемента И, выход которого соединен со счетным входом счетчика циклов, разрядные выходы которого соединены с информационными входами второго дешифратора, второй выход которого соединен с входом установки в нуль второго триггера и первым входом второго элемента ИЛИ, выход генератора тактов соединен с вторым входом первого элемента И и первым входом второго элемента И, второй вход которого соединен с инверсным выходом первого триггера, вход сброса которого соединен с третьим выходом второго дешифратора, вход установки в единицу первого триггера соединен с выходом второго элемента ИЛИ, второй вход которого соединен с выходом третьего элемента И и входом сброса счетчика циклов, первый вход третьего элемента И соединен, с первым выходом третьего дешифра- . тора, информационные -входы которого соединены с разрядными выходами счетчика тактов, счетный вход которого соединен с выходом второго элемента И, второй вход третьего элемента И соединен с прямым выходом второго триггера, стробирующие входы первого и второго дешифраторов соединены

с первым выходом триггера режимов, .второй выход которого со стробирующим входом третьего дешифратора, второй, третий, четвертый, пятый, шестой и седьмой выходы третьего дешифратора соединены соответственно с управляющими входами регистра основания, матрицы возведения десятичной цифры в квадрат, де.сятичного счетчика, матрицы умножения двух разрядов, преобразователя десятичного числа в число-импульсный код и управляющим входом схемы сравнения, второй выход второго дешифратора соединен с входом установки числа вычитающего счетчика и входом разрешения считывания числа блока хранения констант, седьмой выход третьего дешифратора соединен с третьим входом элемента И. .

На фиг, 1 изображена блок-схема предлагаемого устройства; на фиг. 2 блок-схема преобразователя десятичного числа в число-импульсный код; на фиг . 3 - блок-схема блока управления

Устройство для возведения в степень (фиг. 1) содержит регистр 1 основания, матрицу 2 возведения десятичной цифры в квадрат, десятичный счетчик 3, преобразователь 4 десятичного числа в число-импульсный код генератор 5 импульсов, блок 6 управления, матрицу 7 умножения двух разрядов, вычитающий счетчик 8, элемент И 9 схему 10 сравнения и блок 11 хранения констант.

Преобразователь десятичного числа в число-импульсный код (фиг. 2) содержит сдвиговый регистр 12, элементы И 13-17, схему ИЛИ 18, триггер 19 и схему И 20.

Блок управления (фиг. 3) содержит генератор 21 тактов, счетчик 22, первый дешифратор 23, первый элемент И 24, счетчик 25 циклов, второй деимфратор 26, первый триггер 27, счетчик 28 тактов, третий дешифратор 29, второй триггер ЗО, второй элемент И 31, третий элемент И 32, элемент ИЛИ 33 , группу-, элементов ИЛИ 34 и триггер 35 режимов.

В устройстве возведение десятичного числа 3 квадрат производится с использованием таблицы J MHожения.

При таком способе возведение десятичного числа, например , в квадрат, где а - первый разряд числа, Ь - второй разряд, с - третий разряд, алгоритм работы устройства следующий. Сначала первый разряд числа умножается на все разряды числа А, начиная с первого разряда. Затем на все разряды числа А умножается второй разряд и т.д. Полученные частичные произведени.я суммируются, причем каждое последующее частное произведения сдвигается относитель:но предыдущего на один разряд влево. 4р Зр

5р

бр

Г

ba

аь

Г

При основании числа равном десяти произведение одного разряда на ДРУ гой (аЬ, Ьа, са) занимает два разряда, а их уд6р

5р

4р

Как следует из приведенной -формы записи, суммирование частных произ-ведений для возведения десятичного числа в квадрат реализуется при помощи десятичного счетчика.

Частные произведения, равные квад рату каждого разряда, записываются в определенные разряды счетчика: квадрат первого разряда (с) записывается в первый и второй разряды счеучика, квадрат второго разряда (Ь) - в третий и четвертый разряды счетчика, квадрат третьего разряда

г

в пятый и шестой разряды счетчика. Частные произведения, равные удвоенным произведениям двух разря- 5

6

1076904

1Р

2р

С-А

военное произведение - три разряда .

Преобразуем приведенную форму записи в форму, удрбную для анализа.

Зр

2р

iP

дов (2сЬ, 2с4, 2ЬЗ), преобразуются в число-импульсный код и поступают «в определенные разряды счетчика, где суммируются с числом, находящимся там.

Число-импульсный код удвоенного произведения 2 с4 поступает на счетный вход второго разряда счетчика (единицы) и на счетный вход третьего разряда счетчика (десятки). Число-импульсный код удвоенного произведения 2сЬ поступает на счетный вход третьего разряда счетчика (единицы) и на счетный вход четвертого разряда счетчика (десятки). Числоимпульсный код удвоенного произведения 2Ъа поступает на счетный вхо четвертого разряда счетчика (единицы и на счетный вход пятого разр)вд счетчика (десятки). В устройстве извлечение квадратного корня из десятичного числаД производится методом последовательных проб .за несколько циклов. Для этого последовательно возводятся в квадрат числа натурального ряда а,, а,..., а, отличающиеся друг о друга на одну гра,цацию (единицу) , начиная с максимального числа, кото рое можно извлечь из максимального числа А о , и сравнивается с числом А . Последовательность таки:с операций продолжается до тех пор, пока будет выполняться неравенство а: , т.е. осуществляться услови а . Операция извлечения квадрат ного корня из десятичного числа А окончится в тот момент, когда будет выполнено неравенство а/ А. Квадратный корень из числа А будет раве числу а ,когда впервые будет получена отрицательная или равная нулю разность а 2-А6-0 , Описанные алгоритмы воздействия в квадрат и извлечения квадратного корня из числа реализует блок 6 управления. Операция возведения в квадрат пр изводится следующим образом. При поступлении первого импульса из генератора 21 тактов в счетчик 22 дешифратор 23 выдает разрешающий сигнал на регистр 1 основания, по к торомув него записывается число А с1Ъс t которое необходимо возвести в квадрат. При поступлении в. счетчик 22 второго импульса из генерато ра 21 тактов дешифратор 23 вьщает разрешающий сигнал, который через группу элементов ИЛИ 34 поступает на матрицу 2. По этому сигналу квад рат каждого разряда а Ь с числа А поступает на соответствующие установочные входы определенных двоично-десятичных счетчиков 3 накопителя. При поступлении в счетчик 22 третьего импульса из тактового генератора 21 тактов дешифратор.- 23 выдает разрешающий сигнал на матрицу 7 умножения и преобразователь 4 числа в код. По этому сигналу удвоенное произведение 20Ъ (единицы) из матрицы 7 поступает на.преобразо ватель 4 числа в код. При поступлении в счетчик 22 чет вертого импульса из генератора 21 тактов дешифратор 23 выдает разрешающий сигнал на матрицу 7 умножения и преобразователь 4 числа в код По этому сигналу удвоенное произведение 2сЬ (десятки) из матрицы 7 поступает на преобразователь 4 числа в код. При поступлении пятого и шестого импульсов генератора 21 тактов в счетчик 22 производится преобразование удвоенного произведения 2 со| в пропорциональное число импульсов, которое поступает в счетчик 3. При поступлении .седьмого и восьмого импульсов из генератора 21 тактов в счетчик 22 дешифратор 23 выдает разрешающий сигнал на матрицу 7 умножения и преобразователь 4 числа в код, по которому производится преобразование удвоенного произведения 2 Ьа, находящегося в матрице 7, в пропорциональное число импульсов, которое поступает в счетчик 3. Операция извлечения квадратного корня производится следующим образом. При поступлении первого импульса из Денератора 21 тактов в счетчик 25 циклов дешифратор 26 выдает сигнал начальной установки, устанавливающий все блоки устройства, имеющие цифровую память, в исходное состояние. При поступлении в счетчик 25 циклов второго импульса из .генератора 21 тактов дешифратор 26 выдает разрешающий сигнал на блок 11 хранения констант и регистр 1 основания. По этому сигналу число, хранящееся в блоке 11, переписывается в вычитающий счетчик 8, а в регистр 1 основания записывается число , из которого необходимо извлечь квад-; ратный корень. Кроме того, по сигналу дешифратора 26, поступающему через элемент ИЛИ 33, триггер 27 устанавливается в исходное состояние. При этом выходной сигнал триггера 27 запрещает прохождение сигналов генератора 21 тактов через элемент И 24 на счетчик 25 циклов и разрешает прохождение этих сигналов через элемент И 32 на счетчик 28 тактов. По первому импульсу, поступившему из генератора 21 тактов в счетчик 28 тактов через элемент И 32, дешифратор 29 выдает разрешающий потенциал на матрицу 2. По этому сигналу квадрат каждого разряда а, b с числа, записанного в вычитающий счетчик 8, поступает на соответствующие входы определенных двоично-десятичных счетчиков 3 накопителя. При поступлении в счетчик 28 тактов второго импульса из генератора 21 тактов дешифратор 29 выдает разрешающий сигнал на матрицу 7 умножения и преобразователь 4 числа в код. По этому сигналу удвоенное произведение 2сЬ (единицы) из матрицы 7 умножения поступает на преобразователь 4 числа в код. При поступлении в счетчик 28 тактов третьего импульса из генерато- ,

pa 21 тактов дешифратор 29 выдает разрешающий сигнал на матрицу 7 умножения и преобразователь 4 числа в код. По- этому сигналу удвоенное произведение 2сЪ (десятки) из матрицы 7 умножения поступает на преобразователь 4 числа в код.

При поступлении четвертого и пятого импульсов из генератора 21 тактов в 28 тактов производится пцэобразование удвоенного произведения 2 cd в пропорциональное число импульсов, которое поступает в счетчик 3. .

При поступлении шестого и седьмого импульсов из генератора 21 тактов в, счетчик 28 тактов дешифратор 29 вьздает разрешающий сигнал на матрицу 7 и преобразователь 4, по которому производится преобразованиеудвоенного произведения 2Ьа, находящегося в матрице 7, в пропорцио- . нальное число импульсов, которые поступают в счетчик 3.

При поступлении восьмого импульса из генератора 21 тактов в счетчик 28 тактов дешифратор 29 выдает разрешаюший потенциал на схему 10 сравнения, по которому производится сравнение числа Л , хранящегося в накопителе 1, из которого производится извлечение квадратного корня из числа, находящегося в счетчике 3. .Кроме того, по этому сигналу элемент И 9 вьщает импульс на вычитающий счетчик 8, если Д(аЬс) Восьмой импульс тактового генератора 21 устанавливает счетчик 28 тактов в исход.ное состояние. Последовательность работы устройства при поступлении следующих групп из восьми импульсов на счетчик 28 тактов аналогична описанной.

Когда будет выполнено условие А5;(аЬс), схема 10 сравнения выдаст управляющий сигнал на элемент И 9 иединичный вход триггера 30. По это му сигналу триггер 30 вьщает разрешакяций потенциал на элемент И 31.

Через элемент И 31 пройдет сигнал .дешифратора 29. Этот сигнал установит в исходное состояние счетчик 25 циклов и кроме того, поступит на нулевой вход триггера 27. Триггер 27 выдаст разрешающий сигнал на элемен И 24 и запрещающий сигнал на элемен И 32. На этом операция извлечения квадратного корня издесятичного числа оканчивается.

Предлагаемое устройство по сравнению с базовым объектом, в качэстве которого принят прототип, характеризуется значительно меньшим временем выполнения операции извлечени квадратного корня, которую можно осуществить за несколько последовательных циклов работы устройства. В ЭТО.М случае при извлечении квадратного корня из числа А последовательно в квадрат возводятся числа натурального ряда, отличающиеся на одну градацию, начиная с максимальнго числа, которое можно извлечь из числа А , до тех пор, пока результат-квадрат числа не станет меньшим чем число, из которого необходимо извлечь квадратный корень.

При 2п-разрядном десятичном числе А , из которого извлекается квадратный корень, таких операций возведения в квадрат будет 10. Если принять, что время выполнения операции извлечения квадратного корня из числа Д в предлагаемом устройстве равно времени возведения числа в квадрат, времени записи нового числа, которое возводится в квадрат, и времени считывания результата в прототипе, то тогда в предлагаемом устройстве время выполнения операции извлечения квадратного корня будет уменьшено в Ю

(T/+T2- T.) 10

10 раз.

20

19

13

n

15

(Pue.2