Устройство для цифрового логарифмического преобразования степенных функций времени Советский патент 1985 года по МПК G06F7/556 

1 1 Изобретение относится к измерительной технике и может быть использовано для измерения и регистрации характеристик затухающих процессов, например, в инерционных и других системах, перемещения в которых характеризуются отрицательными ускорениями. Известен логарифмический преобразователь, содержащий генератор импульсов, блок управления, делитель частоты, коммутатор, счетчик, два формирователя импульсов, формирователь кода коммутатора, формирователь кода счетчика и счетчик с управляемым коэффициентом пересчета 1 . Недостатками этого преобразователя являются сравнительно низкая точность вычисления и невозможность визуального отображения результата вычисления. Наиболее близким к изобретению техническим решением является измеритель скорости, содержащий генератор эталонной частоты, датчик, управ ляемьгй делитель частоты, делитель частоты, счетчик, блок управления, блок индикации и регистр памяти 2 Недостатками известного устройства являются низкая точност ь вычисления. Цель изобретения повышение точности логарифмирования. Поставленная цель достигается тем, что в устройство для цифрового логарифмического преобразования степенных функций врембни, содержащее преобразователь приращений функции в импульсный сигнал, синхронизатор, генератор частоты, делитель частоты счетчик, счетчик с управляемым коэффициентом пересчета, блок индикации блок памяти и коммутатор, вход устройства соединен с входом преобразователя приращений функции в импульсный сигнал, выход которого подключен к входу синхронизатора, первый выход которого соединен с синхровходом бло ка памят1- и входом сброса счетчика с управляе-М15 м коэффициентом пересчета, выход генератора частоты подключегг к входу делителя частоты, выход которого соединен с перв,м информационным входом кo мyтaтopa, выход счетчика подключен к информационному входу блока памяти, введены cyMNiaTop блок задер.-кки и- RS-триггер, выход, генератора частоты cocди feн с вторым 62 информационным входом коммутатора, выход которого подключен к счетному входу счетчика с управляем7.1М коэффициентом пересчета, выход которого соединен с информационным входом сумматора и входом сброса RS-триггера, первый выход синхронизатора подключен к входу установки RS-триггера и через блок задержки к входу сброса счетчика, информационньй вход, которого соединен с выходом делителя частоты, второй выход синхронизатора подключен к входу сброса сумматора, выход которого соединен с входом блока индикации, выход блока памяти подключен к установочному входу счетчика с управляемым коэффициентом пересчета, единичный выход RS-григгера соединен с управляющим входом коммутатора. Каждый цикл цифрового логарифмического преобразования, т.е. получение одного дифференциала логарифма функции, при достаточно малых приращениях функции характеризуется уравне н ие м At, -ut -ЬК Atn К где Д1 - времена равных приращений степенной функции времени вида при ; п - порядковый номер приращения этой функции. Получение первого периода каждого аналога дифференциала логарифма функции делением эталонной частоты -f на цифровой аналог предыдущего дифференциала функции, в течение времени последующего приращения, реализует действие вычитания в числителе левой части уравнения (1), так как при этом осуществляют деление той же частоты, при которой получен цифровой аналог делителя, и, следовательно, получаемый первый период равен времени предыдущего дифференциала. Получение остальных пе эиодов каждого аналога дифференциала логарифма функции делением эталонной частоты f 2 I реализует уравнение (1) в целом . Последовательное суммирование аналогов логарифмического преобразования по количеству периодов реализует уравнение преобразования, которое №1еет вид где С, - коэффициент пропорциональности;N - сумма количества периодов всех аналогов дифференциалов логарифма функции к мо менту времени t; Л - основание логарифмов, в сие теме которых нормируют вели чину С, N. Из уравнения (2) преобразования следует, что в координатах (М, f. результат преобразования функции tотобразится прямой с угловым коэффициентом г/-, что при развертке л этого результата в логарифмическом масштабе времени позволяет фиксировать и контролировать величину К. На чертеже представлена структурная Схема устройства для цифрового логарифмического преобразования степенных функций времени. Устройство содержит преобразователь 1 приращений функции в импульсный сигнал, синхронизатор 2, генератор 3 эталонной частоты, коммутатор делитель 5 частоты, счетчик 6, блок памяти, счетчик 8 с управляемым коэф фициентом пересчета, сумматор 9, блок 10 индикации, R5-триггер 11 и блок 12 задержки. Устройство работает следующим образом. К моменту прихода очередного импульса от преобразователя 1, который преобразует последовательные рав ные приращения функции в импульсный сигнал, устройство заканчивает текущий цикл преобразований. При этом им пульсы с частотой f генератора 3 частоты через коммутатор 4 поступают на счетный вход счетчика 8 с управ-ляемым коэффициентом пересчета, коэф фициент пересчета которого зафиксирован блоком 7 памяти. Сумматор 9 суммирует импульсы с выхода счетчика 8 с управляемым коэффициентом пере счета и преобразует эти импульсы в цифровой аналог суммы, который поступает в блок 10 индикации и индици руется им. Счетчик 6 считает импульсы с частотой f| , поступающие от делителя 5 частоты, подготавливая ЭТ1 коэффициент пересмета в следующем цикле преобразования счетчика 8 с управляемь1М коэффициентом пересчета.. RS -триггер 11 первым импульсом в текущем цикле с выхода счетчика 8 с управляемым коэффициентом йересчета переведен в состояние, которое уровнем сигнала с выхода R5-триггера 11 переключает коммутатор 4 на подачу на счетный вход счетчика 8 с управляемым коэффициентом пересчета импульсов с частотой выхода генератора 3 частоты, и на последующие импульсы с выхода этого счетчика .не реагирует. С приходом переднего фронта очередного импульса преобразователя 1j которым фиксируются граничные моменты меж,цу смежными приращениями, синхронизатор 2 вырабатывает импульс перевода устройства в очередной цикл преобразования. При этом R -триггер 11 переводится в состояние, которое уровнем сигнала с выхода RS-триггера 11 переключает коммутатор 4 на подачу на счетный вход счетчика 8 с управляемым коэффициентом пересчета импульсов с частотой fj с выхода делителя 5 частоты, разрешается перезапись блоком 7 памяти состояния счетчика 6, чем устанавливается коэффициент пересчета счетчика 8 с управляемым коэффициентом пересчета, равным цифровому аналогу At, интервала времени предыдущего приращения функции, устанавливается в нуль счетчик 8 с управляемым коэффициентом пересчета, и сигналом, задержанным блоком 12 задержки, после перезаписи состояния блоком 7 памяти устанавливается в нуль счетчик 6. С этого момента начинается очередной цикл работы устройства для цифрового логарифмического преобразования за Интервал времени Atj между поступившим импульсом от преобразователя 1 и очередным импульсом по отношению к поступившему, т.е. за время очередного приращения преобразуемой функции. Счетчик 6 начинает считать импульсы с частотой f, , подготавливая этим коэффицие.нт пересчета для счетчика 8 с управляемым коэффициентом пересчета на интервйл времени Atg последующего приращения преобразуемой функции. Так как на счетный вход счетчика В с управляемым коэффициентом пересчета поступают импульсы с частотой f/ при коэффициенте пересчета, равном количеству импульсов за время 4t, предыдущего приращения функции, то первый импульс на выходе счетчика 8 появляется через время At,. Этот им пульс через Я5-триггер11 переключает коммутатор 4 на подачу на счетный вход счетчика 8 с управляемым коэффициентом пересчета частоты f2 с выхода генератора 3 частоты, что обеспечивает получение на выходе счетчика 8 с управляемым коэффициентом пересчета аналога величина () /Л1. в форме количества импульсов, т.е. аналога приращения логарифма функции, суммируемого сумматором 9. С приходом переднего фронта следующего импульса с выхода преобразователя 1 устройства для цифрового логарифмического преобразования степенных функций времени заканчивает текущий цикл работы за интервал времени utf . При включении устройства синхро(низатор 2 зануляет сумматор 9 и разрешает суммирование с поступлением переднего фронта второго импульса с выхода преобразователя 1, что обеспечивает получение и установку коэффициента пересчета счетчика 8 с управляемым коэффициентом пересчета. В качестве преобразователя 1 в устройстве для цифрового логарифмического преобразования степенных функций времени могут быть использованы электроконтактные, фотометрические, объемометрические, радиометрические и другие преобразователи равных угловых, линейных, объемных перемещений шти доз радиации в импульсный-сигнал. Предложенное устройство при повышенной точности и расширенном диапазоне преобразования позволяет, например, при K:t;0,5 и отношении fjft 10 осуществлять логарифмическое преобразование в интервале изменения времени равных приращений функций не менее, чем на 5 порядков.

УСТРОЙСТВО ДТШ ЦИФРОВОГО ЛОГАРИФМИЧЕСКОГО ПРЕОБРАЗОВАНИЯ СТЕПЕННЫХ ФУНКЦИЙ ВРЕМЕНИ, содержащее I преобразователь приращений функции в импульсный сигнал, синхронизатор, генератор частоты, делитель частоты, счетчик, счётчик с управляемым коэффициентом пересчета, блок индикации, блок памяти и коммутатор, вход устройства соединен с входом преобразователя приращений функции в импульсный сигнал, выход которого подключен к входу синхронизатора, первый вход которого соединен с синхровходом блока памяти и входом сброса счетчика с управляемым коэффициентом пересчета, выход генератора частоты подключен к входу делителя частоты, выход которого соединен с первым информационным входом коммутатора, выход счетчика подключен к информационному входу блока памяти, о т л ич а ю щ е е с я тем, что, с целью повышения точности логар1Иф йрования, в него введены |сумматор, блок эадержки и RS-триггер, выход генератора частоты соединен с вторым информационным входом коммутатора, выход которого подключен к счетному входу счетчика с управляемым коэффициентом пересчета,, выход которого соединен (Л с информационным входом сумматора и входом сброса RS-триггера, первый выход синхронизатора подключен к входу установка RS-триггера и через блок задержки к входу сброса счетчика, информационный вход которого соединен с выходом делителя частоты, второй . выход синхронизатора подключен к входу сброса сумматора, выход которого о: соединен с входом блока индикации, о -выход блока памяти подклю 1ен к уста4i новочному входу счетчика с управляв О 65 мым коэффициентом пересчета, единич 1ый выход RS-триггера соединен cfi управлякицим входом коммутатора.