Устройство для управления меткой на экране индикатора Советский патент 1985 года по МПК G06K11/00 G06F3/153 

Изобретение относится к автоматике,и вычислительной технике, в частности к устройствам для управления меткой на экране индикатора. Известно устройство для управления меткой на экране индикатора, со держащее логический блок, входы которого подключены к триггерам коммутации каналов и направления счета, а выходы соединены с реверсивными счетчиками, подключенными через цифроаналоговые преобразователи и блоки усиления к отклоняющей систе-ме ЭЛТ световое перо, соединенное с триггером управления- коррекцией и генератор тактовых импульсов fl , Однако это устройство имеет недостаточную точность 1аиболее близким по технической сущности к изобретение является устройство для управления меткой на экр не индикатора, содержащее генератор тактовых импульсов, блок распределения импульсов, триггер коммутации канало:в, триггер коммутации направл ния счета, блок формирования пачек импульсов, логический блок, содержащий логические элементы И, реверсивные счетчики, цифроаналоговые преобразователи, блок усиления ЭЛТ, све товое перо и триггер управления- кор рекцией ,.. Недостатком известного устройства является малое быстродействие из-за малой скорости слежения метки за световым пером при заданном размере метки. Целью изобретения является повышение быстродействия устройства путем увеличения скорости слежения метки за световым пером при заданном размере метки. Поставленная цель достигается тем, что в устройство, содержащее световое перо, оптически связанное с экраном индикатора, входы которого подключены к усилителям, соединенным с цифроаналоговыми преобразователями счетчик, вход которого подключен к генератору импульсов,- а выход соединен с дешифратором, подключенным к входам первого формирователя импульсов, первого и второго триггеров элементы И, входы которых соединены первым формирователем импульсов и с cooтвetcтвyюp ими выходами первого и второго триггеров, а выходы подклю51 - 2 чены к входам соответствующих реверсивных счетчиков, третий триггер, входы которого соединены с выходами первого формирователя импульсов и све тового пера, введены регистр, входы которого соединены с дешифратором и с выходом третьего триггера, четвертьй триггер, входы котррого подключены к дешифратору, блок памяти, входы которого соединены с выходами первого регистра и четвертого триггера, второй формирователь импульсов, вход которого подключен к выходу четвертого триггера, группу регистров, входы которых соединены с блоком памяти и с BTopbiM формирователем импульсов, и сумматоры, входы которых подключены к выходам соответствующих регистров группы и реверсивных счетчиков, а выходы соединены с входами соответствукичих цифроаналоговых преобразователей и реверсивных счетчиков. На фиг.1 дана структурная схема предлагаемого устройства; на фиг.2 то же, блока распределения импульсов; на фиг.З - то же, регистра точек меткиJ на фиг.А - то же, блока управления памятью. Устройство (фиг.1) содержит генератор 1 тактовых импульсов, блок 2 распределения импульсов, первый триггер 3 коммутации каналов, второй триггер А коммутации направления счета, первый формирователь 5 импульсов, формирующий пачки импульсов, логический блок 6, содержащий элементы И 7-10, реверсивные счетчики 11 и 12, цифроаналоговые преобразователи 13 и 14, усилители 15 и 16, индикатор 17 на ЭЛТ, световое перо 18, третий триггер 19 управления коррекцией, регистр 20 точек метки, блок 21 управления памятью, блок 22 памяти, группу регистров 23 и 24, сумматоры 25 и 26i Блок2 распределения импульсов (фиг.2) содержит счетчик 27 и дешифратор 28. Регистр 20 точек метки обеспечивает запись в хранение кода видимых световым пером точек метки, который является одновременно кодом ячейки памяти блока 22, который содержит (фиг.З) девять однотипных триггеров 29 (или девять разрядов). Первые входы триггеров 29 соединены между собой и являются первым входом регистра точек метки. Вторые входы

каждого из триггеров 29 объединены ,в единую шину, которая является втоpbiM входом регистра точек 20 метки. Выходы каждого триггера 29 объединены в единую шину, которая является выходом регистра 2(Х,

Блок 21 управления памятью содержит (фиг.4) триггер 30 и второй формирователь 31 импульсов по спаду входного импульса. Входы триггера 30 являются входом блока 21 управления памятью. Инверсньй выход триггера 30 является первым выходом блока 21 управления памятью. Выход формирователя 31 импульсов является вторым выходом блока 21, вход формирователя 31 импульсов подключен к инверс.ному выходу триггера 30.

Устройство работает следующим образом.

В исходном состоянии луч индикатора 17 находится в произвольной точке экрана, которая является первой точкой формируемой метки (перекрестия). Тактовые импульсы с генератора 1 поступают на вход блока 2 и приводят к изменению состояний счетчика 27, которые расшифровываются дешифратором 28 на его выходах с 1-го по 15-й последовательно появляются Импульсы от одного его выхода к другому.

Первый тактовый импульс с генератора 1, поступивший на вход блока 2, появляется на 1-м выходе дешифратора 28 блока 2 и запускает первый формирователь 5 (пачек) импульсов, с выхода которого пачки импульсов поступают на входы блока 6. Через открытый в этот момент элемент И 7 пачка импульсов поступает на суммирующий вход реверсивного счетчика t1.

Выходной сигнал с выхода реверсивного счетчика 1Т поступает на второй вход сумматора 25, на первый вход которого поступает сигнал с выхода регистра 23, Выходной код регистра 23 до момента окончания формирователя метки равен нулю, поэтому сигналы с выхода реверсивного счетчика 11 передаются без изменения на выход сумматора 25 и вызывают посредством цифроаналогового преобразователя 23 к усилителя 15 положительное перемещение электронного луча. Таким образом формируется вторая точка метки (nepeкрестил). Импульс с 1-го выхода дешифратора 28 блока 2 поступает также на вход триггера 30 блока 21 и устанавливает на первом выходе блока 21 высокий потенциал, который запрещает работу блока 22 до тех пор, пока не закончится формирование метки и на первом -выу.оде блока 21 появится нулевой потенциал.

Очередной тактовьй импульс с выхода генератора 1 вызывает на выходе блока 2 импульс, приводящий к аналогичному перемещению луча в третью точку метки (перекрестия).

Третий тактовый импульс с выхода блока 2 переключит триггер 4, который закрывает элемент И 7, управляющий поступлением сигналов на cy 1Ирутощий вход реверсивного счетчика 11 и открывает элемент И 8, управляющий поступлением сигналов на вычитающий вход реверсивного счетчика 11. В результате этого импульсы с выхода формирователя 5 через элемент И 8 поступают на реверсивньш счетчик 11 и вызывают (как это было показано ранее) перемещение луча ЭЛТ в первую точку метки.

Тактовые импульсы, поступающие .поочередно через блок 2 на триггеры

3 и Л, заставляют последние коммутировать элементы И блока 6 таким образом, что проходящие через них пачки импульсов формируют на экране метку (перекрестие).

Световое перо 18 направляется на экран таким образом, чтобы в его поле зрения были размещены все точки метки. С выхода формирователя 5 импульсов на первый вход триггера 19 поступают импульсы, число которых равно числу точек, составляющих метку. С выхода светового пера на второй вход триггера 19 управления коррекцией последовательно поступают видимые световым пером импульсы от точек метки, находящихся в зрения. С выхода триггера 19 импульсы поступают на первый вход регистра 20, На второй вход регистра 20 подаются импульсы с выхода блока 2 (с 1-го по 15-й выходы дешифратора 28). Б момент совпадения сигналов на входах какого-либо триггера 29 регистра 20 в этот разряд записывается единица. Это означает, что световое перо видит определенную точку метки. Таким образом, если световое перо видит четвертую точку метки, то она будет записана в четвертый разряд регистра 20 и так далее. К ноsи

менту окончания построения точек метки в регистре 20 будет записан 9-разрядный код видимых световым пером точек метки, который является одновременно кодом адреса ячейки памяти блока 22. По этому адресу ,в блоке 22 хранится требуемый код коррекции координат центра метки, необходимый для совмещения центра координат метки с иентро11 поля зрения светового пера-.

После окончания формирования метки блок 2 вырабатывает сигнал на 12-м выходе дешифратора 28 блока 2, который поступает на вход триггера 30 блока 21 и устанавливает на первом выходе блока 21 нулевой потенциап который разрешает считывание информации с блока 22 памяти.

Отрицательный перепад импульса с инверсного выхода триггера 30 блока 21 проходит через формирователь 31 импульсов, задерживается на время переходного процесса в блоке памяти и поступает на второй выход бло0451

ка 21. Импульс с второго выхода блока 2 1 поступает на входы выходных регистров 23 и 24. По этому сигналу производится запись в регистры 23 5 и 24 информации, считываемой из блока 22 памяти по коду видимых световь м пером точек метки, поступающему с регистра 20.

Таким образом, работой блока 21 управляют два импульса с 1-го и 1-2го выходов дешифратора 28 блока.

Информация с выходов регистров памяти 23 и 24 поступает на первые входы сумматоров 25 и 26. На выходах 5 cytiMaropoB 25 и 26 получаем коды координат нового положения центра метки.

Коды координат нового положения центра метки с выходов сумматоров 25 и 26 поступают на входы реверсивных счетчиков 11 и 12, где они хранятся до следующего момента форм1фования метки и являются центральной точкой нового начала формирования метки.

21

28

W3

Л

УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ МЕТКОЙ НА ЭКРАНЕ ИНДИКАТОРА, содержащее световое перо, оптически связанное с экраном индикатора, входы которого подключены к усилителям, соединенным с- цифроаналоговыми преобразователями, счетчик, вход которого подключен к генератору импульсов , а выход соединен с дешифратором,, подключением к входам первого формирователя импульсов, первого и второго триггеров, элементы И, входы которых соединены с первым формирователем импульсов и с соответствующими вьЬсодами первого и-второго триггеров, а выходы подключены к входам соответствунщих реверсивных счетчиков, третий триггер, входы которого соединены с выходами первого формирователя импульсов и светового пера, отличающееся тем, что, с целью повьпиения быстродействия устройства, оно содержит регистр, входы которого соединены с дешифратором и с выхо дом третьего триггера, четвертый триггер, входы которого подключены к дешифратору, блок памяти, входы которого соединены с выходами первого регистра и четвертого триггера, второй формирователь импульсов, вход которого подключен к выходу ел четвертого триггера, группу регист,ров, входы которых соединены с бЛЬком памяти и с вторым формирователем импульсов, и сумматоры, входы которых подключены к выходам соответствующих регистров группы и реверсивных счетчиков, а выходы соединены с входами соответствующих 05 цифроаналоговых преобразователей и о реверсивных счетчиков. 4ib сл

Фиг, 2

Фиг. J