Устройство обработки сигналов Советский патент 1985 года по МПК G01S7/30 

О)

ел

ел

05

Изобретение относится к радиотехнике и и может использоваться в импульсных радиолокационных станциях и системах связи для выделения регулярного видеосигнала на фоне шумовых и несинхронных помех.

Известно устройство обработки сигналов, содержащее синхронизатор и последовательно включенные пороговый блок, временной дискретизатор, блок памяти и дешифратор, при этом выход синхронизатора соединен с вторым входом дискретизатора 1.

Однако известное устройство имеет низкую помехозащишенность.

Наиболее близким техническим решением к изобретению является устройство обработки сигналов, содержащее пороговый блок и последовательно включенные синхронизатор, временной дискретизатор и блок памяти, N выходов которого соединены с соответствующими из N входов дешифратора, при этом первый выход синхронизатора соединен с управляющим входом блока памяти 2.

Однако известное устройство имеет низкую помехозащищенность, что. обусловлено зависимостью помехозащищенности от объема блока памяти, который всегда имеет конечную величину.

Цель изобретения - увеличение помехозащищенности.

Поставленная цель достигается тем, что в устройство обработки сигналов, содержащее пороговый блок и последовательно включенные синхронизатор, временной дискретизатор и блок памяти, N выходов которого соединены с соответствующими из N входами дешифратора, при этом первый выход синхронизатора соединен с управляющим входом блока памяти, введены элемент И и элемент ИЛИ, при этом выход порогового блока соединен с вторым входом временного дискретизатора через элемент И, а второй выход синхронизатора соединен с вторым входом элемента И через элемент ИЛИ, второй вход которого соединен с соответствующим выходом блока памяти.

На фиг. 1 приведена структурная электрическая схема предложенного устройства; на фиг. 2 - эпюры, поясняющие работу предложенного устройства.

Устройство обработки сигналов содержит пороговый блок 1, синхронизатор 2, временной дискретизагор 3, блок 4 памяти, дешифратор 5, эЛемент ИЛИ 6 и элемент И 7.

Устройство обработки сигналов работает следующим образом.

Принятые сигналы (фиг. 2а) квантуются по амплитуде в пороговом блоке 1 (фиг. 26) и поступают на один из входов элемента И 7.

Управление временным дискретизатором 3 и блоком 4 памяти осуществляется синхронизатором 2. На его первом выходе в каждом периоде следования (фиг. 2в) формируется пачка тактовых импульсов (фиг. 2г). Число импульсов в пачке должно быть равно числу запоминающих ячеек в одной ступени блока 4 памяти (например десяти). Благодаря этому каждая ступень памяти обеспечивает задержку информации на один период следования.

Длительность пачки (фиг. 2г) определяет зону по дальности, в которой запоминается информация, и должна быть меньше периода следования. На втором выходе синхронизатора 2 в каждом т-ом периоде следования формируется строб разрешения (фиг. 2д, ш 4).

Элемент И 7 пропускает на вход времен ного дискретизатора 3 (фиг. 2ж) только те квантованные по амплитуде сигналы, во время действия которых существуют сигналы разрещения (фиг. 2е) на втором входе элемента И 7, который присоединен к выходу 0 элемента ИЛИ 6.

Элемент ИЛИ 6 объединяет сигналы строба разрешения (фиг. 2д) со второго выхода синхронизатора 2 и сигналы обратной связи с выхода R-ой ступени задержки блока 4 памяти (фиг. 2к, R 3). Сигналы обратной связи задержаны на R периодов относительно периода, когда было разрешено их запоминание (фиг. 2ж).

На фиг. 2 показаны пятнадцать (0-XIV)

0 периодов следования, в тринадцати периодах имеется отраженный от цели сигнал, имеющий во всех периодах следования одинаковую задержку ( Ео ... Ti2)Как видно из эпюр (фиг. 26 и 2е), входная информация о цели проходит через элемент И 7 и записывается в блок 4 памяти (фиг. 2ж) в I, V, IX периодах следования благодаря стробу разрешения (фиг. 2д), а в IV, VH, VIII, X, XI, XII периодах следования благодаря сигналу обратной связи

0 (фиг. 2к). В XIII и XIV периодах следования входная информация отсутствует в момент действия сигнала разрешения (фиг. 26 и фиг. 2е), поэтому отсутствует на входе временного дискретизатора (фиг. 2ж).

В XI, XII, XIII периодах следования вы полняется логика дешифратора 5 С/Е (в примере Е 4) и вырабатывается выходной сигнал устройства (фиг. 2м).

Из эпюр (фиг. 2 а-м) следует, что выпадение импульсов во входной последовательQ ности в О, II, III и VI периодах следования не скажется на выходном эффекте, так как эти входные сигналы не принимают участия в работе. Но после выпадения хотя бы одного импульса в остальных периодах следования (в I, IV, V, VII, VIII, IX, X, XI)

5 потребуется практически непрерывная пачка сигнала не менее, чем в II периодах следования, для появления хотя бы одного сигнала на выходе.

Сравнительный анализ известного и предложенного устройств показал, что увеличение числа импульсов в пачке, участвующих в обработке (в примере из восьми периодов следования), и многократное их использование увеличивают помехозащищенность предложенного устройства по сравнению с

известным. Выполнение указанного условия непрерывности пачки сигналов оказывается маловероятным событием для несинхронных помех, что и обуславливает высокую помехозащищенность предложенного устройства без увеличения числа ступеней задержки в блоке 4 памяти.

УСТРОЙСТВО ОБРАБОТКИ СИГНАЛОВ, содержащее пороговый блок и последовательно включенные синхронизатор, временной дискретизатор и блок памяти, N выходов которого соединены с соответствующими N входами дещифратора, при этом первый выход синхронизатора соединен с управляющим входом блока памяти, отличающееся тем, что, с целью увеличения помехозащищенности, введены элемент И и элемент ИЛИ, при этом выход порогового блока соединен с вторым входом временного дискретизатора через элемент И, а второй выход синхронизатора соединен с вторым входом элемента И через элемент ИЛИ, второй вход которого соединен с соответствующим выходом блока памяти.

т и I I м S1 МП ш