Стереодекодер сигналов с полярной модуляцией Советский патент 1985 года по МПК H04H5/00 

Изобретение относится к радиотехнике и связи и может быть использовано в радиовещательных устройствах при приеме сигналов стереофонического вещания. Целью изобретения является повышение точности декодирования сигналов и упрощение устройства путем уменьщения числа блоков коррекции. На чертеже приведена структурная электрическая схема стереодекодера сигналов с полярной модуляцией. Стереодекодер содержит суммарно разностный преобразователь 1, детектор 2, блок 3 коррекции и блок 4 восстановления поднесущей, соержащий квадратор 5, блок 6 фазовой автоподстройки частоты, делитель 7 частоты на два, коммутатор 8 и блок 9 сравнения фаз. Стереодекодер сигналов с полярной модуляцией работает следующим образом. Поступающий на вход стереодекодера комплексный стереосигнал подается на вход блока 4 (вход квадратора 5 и вход блока 9), на первый вход детектора 2 и на второй вход суммарно-разностного преобразователя 1. Блоком 4 выделяется поднесущая частота, которая в качестве опорного сигнала поступает на второй вход детектора 2. На выходе детектора 2 выделяется разностный сигнал, искаженный на передающей стороне при подавлении поднесущей частоты. Данный сигнал подается на блок 3, где низкочастотная часть спектра разностного сигнала восстанавливается. Восстановленный разностный сигнал и суммарный сигнал, содержащийся на входном сигнале стереодекодера, в суммарно-разностном преобразователе 1 разделяется на два сигнала - левого и праваого каналов.

СТЕРЕОДЕКОДЕР СИГНАЛОВ С ПОЛЯРНОЙ МОДУЛЯЦИЕЙ, содержащий суммарно-разностный нреобразователь, блок коррекции, детектор, первый вход которого соединен с выходом блока восстановления поднесущей частоты, состоящего из последовательно соединенных квадратора, блока фазовой автоподстройки частоты, делителя частоты на два и коммутатора, а также блока сравнения фаз, выход которого соединен с управляющим входом коммутатора, выход которого является выходом блока восстановления поднесущей частоты и объединен с первым входом блока сравнения фаз, второй вход которого объединен с входом квадратора и является входом блока восстановления поднесущей частоты, соединенным с первым входом суммарно-разностного преобразователя и вторым входом детектора, отличающийся тем, что, с целью повыщения точности декодирования сигналов и упрощения устройства путем уменьшения числа блоков коррекции, блок коррекции включен между выходом детека (9 тора и вторым входом суммарно-разностного преобразователя. (Л N С а ОС