Блок перемножителей функций Советский патент 1989 года по МПК H04H5/00 

Г

Pt- /ни

BufSod

QSffOffff

31506

Изобретение относится к радиотехнике и может быть использовано п системах фазовой автоподстройки частоты (ФАГТЧ) для восстановления подне- сущей (несущей) частоты при приеме сигналов с полностью и неполностью подавленной поднесущей (несущей) частотой, в частности в интегральном стереодекодере дЛя восстановления поднесущей частоты.

Цель изобретения - увеличение динамического диапазона входного сигнала при снижении напряжения питания,

На чертеже представлена принципы- альная электрическая схема блока перемножителей функций.

Блок перемножителей функций содержит квадратор 1 и фазовый детектор 2, при этом квадратор 1 содержит с пер- вого по восьмой транзисторы 3 - 10, с первого по четвертый диоды 11-14, с первого по четвертый резисторы 15- 18, первый и второй источники 19 и 20 тока. Фазовый детектор 2 содер- жит с первого по девятый транзисторы 21-29, первый и второй резисторы 30 и 31.

Блок перемножителей функций работает следующим обрйзом, I

Входное напряжение } поступает

на объединенные базы транзисторов 3, 4 и объединенные базы транзисторов 5 и 6 квадратора 1, Далее в квадраторе 1 известным образом зто напряжение преобразуется в выходные токи удвоенной частоты входного сигнала i/, (t)

и минус (t), т.е, в токи объединенных коллекторов транзисторов 7, 9 и 8, 10 квадратора 1,

После этого указанные токи без .преобразования в напряжение с помощью двух введенных диодов 13 и 14 в квадратор 1 в качестве нагрузок и двух транзисторов 25 и 26 в фазовом детекторе 2 в качестве источников тока - преобразуются во входные токи фазового детектора io/ (t) и минус

2i

ex

inr (t), соответственно поступающие на объединенные эмиттеры транзисторов 23 и 24 и объединенные эмиттеры транзисторов 21 и 22 фазового детектора 2.С учетом постоянной составляющей источников 19 и 20 тока квадратора 1 значение входных токов фазового детектора 2 составит: 1 и ij/Z-in, (t) , Указанные значения входных токов фазового детектора 2

справедливы при выполнении условия равенства площадей.анодов диодов 13 и 14 и эмиттеров транзисторов 25 и и 26 на кристалле (Отнощение указан ных площадей диодов 13, 14 и транзисторов 25, 26 на кристалле может отличаться от единицы, главное, чтобы оно было одинаковым для обеих пар диод-транзистор), Транзисторы-коммутаторы 21-24 фазового детектора 2 коммутируются опорным симметричным напряжением типа Меандр, поступающим на их базы.

Частота коммутации составляет 62,5 кГц и равна удвоенной поднесущей частоте - частоте синхронизации ФАПЧ, Половину периода (Т/2) одна пара транзисторов 22 и 23 закрыта, другая пара 21 и 24 открыта, и наоборот, вторую половину периода отк- руты транзисторы 22 и 23, а транзисторы 21 и 4 закрыты. Следовательно, количество электричества Р),23 текающего из коллекторов транзисторов 21 и 23,за период коммутации составит

пг 1о „ f . /. 1. . 1в,

-.:iJi.T I 4 2.,7J - 4 о

(t)dt-t--.-T + бх 4

I 4bx(t) t

(1)

Til

в свою очередь, количество элект-- ричества, вытекающее из коллекторов 22, 24, за период коммутации составит

Т т

Qi...4 т - J 4i,/t)t .ifTT(Z

21

6Х

(t)dt.

(2)

Ток коллекторов транзисторов 22 и 24 является током транзистора 28, а при равенстве площадей эмиттеров транзисторов 27 и 28 на кристалле равен току транзистора 27. Отличие равных токов коллекторов транзисторов 27 и 28 от тока коллекторов транзисторов 22 и 24 составит ток базы транзистора 29 (18т7ч стандартном значении J 100 для транвисторов структуры п-р-п аналоговых интегральных микросхем ток базы составит.

I

кол.тг1,24

TW

KO.T52,24

втгч f.. |3/2 5000 и этим отличием можно пренебречь. Количество электричества, втекающее в коллектор транзистора 27 за перио коммутации (Т), составляет:

QT17 Qi7Z.(3)

Разница ко;1ичества электричества, вытекающего из коллектора транзисторов 21 и 23 и втекающего в коллектор транзистора 27, составит количество электричества Q , выделяемого на резисторе 30 фазового детектора 2

РЗО Q22,73 - Р.гт- ()

Выразив 1

(t)

2 и через напряжение остатка поднесущей U g,, для U р cos 2 «-f -t, где f - поднесущая частота, найдем

121 вх (t) cos4 :if t, (5) где К - коэффициент пропорциональности, зависящий от сопротивления рези сторов 15, 16 и 17, 18, включенных между эмиттерами транзисторов 4 и 5 и транзисторов 3 и 6 соответственно а также от тока источников тока 19 и 20 (1) квадратора 1 и, подставив его в выражение (4), учтя при этом наличие фазового сдвига /2, присущего системам ФАПЧ, между входным сигналом, в данном случае входным током фазового детектора 2 ФАПЧ

(t) и опорным коммутирующим напряжением, найдем

т(гт

Q -2 I Kcos47fn tdt + 2 I Kcos47fntdt

o:

Функции интегратора в данной схеме выполняет фильтр низких частот, подключаемый к выводу блока и к одному из полюсов источника питания.

равно нулю при отклонении фаэо- 35 третьего транзисторов соединены меж- вого сдвига между входным током уд- ду собой через первый и второй резисторы.

военной поднесущей и коммутирующим напряжением от значения и /2 рад. Появляющееся при этом постоянное напряжение, того или другого знака в зависимости от фазового сдвига, на резисторе 30 нагрузки фазового де.тектора 2 управляет частотой коммутирующего напряжения, подстраивая .

средняя точка которых через первый источник тока подключена к минусу источника питания, эмиттеры 40 первого и четвертого транзисторов

соединены между собой через третий И четвертьш резисторы, средняя точка которых через второй источник тока подключена к минусу источника пи0

5

0

5

0

минимальное напряжение источника питания .

Формула изобретения

Блок перемножителей функций, содержащий последовательно соединенные квадратор и фазовый детектор, при этом квадратор содержит восемь транзисторов, два диода, четыре резистора и два источника тока, объединенные базы первого и второго и объединенные базы третьего и четвертого транзисторов являются сигнальным входом блока перемножителей функций, эмиттеры пятого и шестого и коллектор второго транзисторов соединены между собой, эмиттеры седьмого и восьмого транзисторов соединены с коллектором третьего транзистора, коллекторы пятого и седьмого транзисторов соединены, коллектор шестого транзистора соединен с коллектором восьмого транзистора, объединенные базы шестого и седьмого и коллектор четвер- JToro транзисторов соединены с катодом первого диода, анод которого соединен с анодом второго диода и является входом напряжения смещения кваяратора, катод второго диода соединен с базами пятого и восьмого транзисторов и коллектором первого транзистора, эмиттеры второго и

третьего транзисторов соединены меж- ду собой через первый и второй резисторы.

средняя точка которых через первый источник тока подключена к минусу источника питания, эмиттеры первого и четвертого транзисторов

соединены между собой через третий И четвертьш резисторы, средняя точка которых через второй источник тока одключена к минусу источника пи

Изобретение относится к радиотехнике и может быть использовано в системах ФАПЧ для восстановления поднесущей (несущей) частоты при приеме сигналов с полностью и неполностью подавленной поднесущей (несущей) частотой , в частности, в интегральном стереодекодере для восстановления поднесущей частоты. Цель изобретения - увеличение динамического диапазона входного сигнала при снижении напряжения питания. Блок перемножителей функций содержит квадратор 1 и фазовый детектор 2. Для достижения цели в квадратор 1 введены диоды 13,14, а в фазовый детектор 2 введены транзисторы 23-29. В квадраторе 1 и фазовом детекторе 2 отсутствуют переменные напряжения удвоенной частоты входного сигнала, так как исключено преобразование ток-нап на выходе квадратора 1 (исключен резистор нагрузки квадратора), а выходное напряжение детектора 2 равно нулю. Это позволяет расширить диапазон входного сигнала, уменьшить минимальное напряжение источника питания. 1 ил.

ее в кольце ФАПЧ к исходному значению 45 тания, а фазовый детектор содержит фазового сдвига « /2 радиан между входным и опорным сигналом фазового детектора 2,

Таким образом, в квадраторе 1 и фазовом детекторе 2 блока перемножи- тёлей функций отсутствуют переменные напряжения удвоенной частоты входного сигнала, так как исключено преобразование ток-напряжение на выходе квадратора 1 (исключен резистор нагрузки квадратора), а выходное напряжение фазового детектора 2 равно нулю. Это позволяет расширить диапазон входного сигнала блока, уменьшить

два транзистора и два резистора, отличающийся тем, что, с целью увеличения динамического ди пазона входного сигнала при снижени 50 напряжения питания, в квадратор вве дены третий и четвертый диоды, при этом катод третьего диода соединен с коллектором пятого транзистора и является первым выходом квадратора, коллектор четвертого диода соединен с коллектором восьмого транзистора и является вторым выходом квадратор аноды третьего и четвертого диодов подключены к плюсу источника питани

55

45 тания, а фазовый детектор содержит

два транзистора и два резистора, отличающийся тем, что, с целью увеличения динамического диапазона входного сигнала при снижении 50 напряжения питания, в квадратор введены третий и четвертый диоды, при этом катод третьего диода соединен с коллектором пятого транзистора и является первым выходом квадратора, коллектор четвертого диода соединен, с коллектором восьмого транзистора и является вторым выходом квадратора аноды третьего и четвертого диодов подключены к плюсу источника питания.

55

150

а в фазовый детектор введены с третьего по девятый транзисторы, при этом объединенные базы первого и четвертого и объединенные базы второго и третьего транзисторов являются входом коммутирующего напряжения, эмиттеры третьего и четвертого транзисторов соединены с коллектором пятого транзистора, база которого соединена с катодом третьего- диода квадратора и является первым входом фазового детектора, эмиттеры первого и второго транзисторов соединены с коллектором шестого транзистора, база кото- рого соединена с катодом четвертого диода квадратора и является вторым входом фазового детектора, коллекто

ры первого, третьего и седьмого транзисторов соединены с первым выводом первого резистора, второй вывод которого соединен с первым выводом второго резистора и является входом напряжения смещения фазового детектора, коллекторы второго и четвертого транзисторов соединены с базой девятого и коллектором восьмого транзисторов, база последнего соединена с базой седьмого и эмиттером девятого транзисторов, эмиттеры седьмого и восьмого транзисторов соединены с минусом источника питания, а эмиттеры пятого и шестого и коллектор девятого транзисторов соединены с плюсом источника питания.