Устройство для контроля аналоговых перемножителей Советский патент 1985 года по МПК G06G7/16 

1 1

Изобретение относится к устройст вам контроля перемножителей электрических сигналов и может быть использовано в аналоговых вычислительных машинах.

Цель изобретения - упрощение устройства.

На чертеже показана функциональная схема устройства. Схема содержит контролируемый аналоговый перемножитель 1, компаратор 2, индикатор 3, первый и второй нуль-органы 4 и 5, элемент ШШ- 6, сумматор 7 по модулю два, триггер 8, входы первого и второго сигналов-сомножителей 9 и 10, вход 11 установки в исходное состояние , выход 12.

Устройство работает следующим образом.

После подачи питания сигналом с входа 11 триггер 8 устанавливается в нормальное состояние, в состояние наблюдения за исправностью перемножителя 1, который выполняет обычные функции - перемножение входных сигналов. Режимы компаратора 2, первого

О

Компаратор

793802

и второго нуль-органов 4 и 5 подобраны таким образом, что, если их входной сигнал равен нулю, то на выходе появляется сигнал логической единицы, 5 если же входной сигнал отличен от нуля, то на выходе будет логический нуль. Контроль исправности перемножителя 1 происходит только в момент прохождения входными и выходными сигналами значения нуля. Момент прохождения нуля фиксируется компаратором 2, первым и вторым нуль-органами 4 и 3, обрабатывается элементом ИЛИ 6 и сумматором 7 по модулю два в соответствии с таблицей истинности, и Б случае неисправности перемножителя 1 на входе триггера 8 вырабатывается сигнал, который переводит триггер 8 в состояние, при котором индикатор 3 сигнализирует об отказе. Минимальная длительность импульса запуска триггера 8 выбирается таким образом, чтобы предотвратить ложное срабатывание индикатора 3 которое может быть вызвано переходными процессами в цифровых элементах, а также шумами и помехами.

о

О

О

1

Выход сумматора по модулю два

Индикатор