Цифровой частотомер Советский патент 1985 года по МПК G01R23/02 

Изобретение относится к измерительной технике и автоматике и може быть использовано при измерении низ ких частот. -. Цель изобретения - повышение точ ности и быстродействия путем исключения погрешности перемножения. На чертеже приведена структурная схема цифрового частотомера. Цифровой частотомер содержит формирователь 1 периода, генератор 2 образцовой частоты, первый ключ 3, накапливающий сумматор 4, суммирующий 5 и вычитающий 6 счетчики, комбинационный умножитель 7, RSтриггер 8 и второй ключ 9. В цифровом частотомере вход формирователя 1 является входом частотомера, первый выход формирователя 1 подключен к управляющему входу ключа 3, информационньй вход которо го подключен к выходу генератора 2. Выход ключа 3 соединен с входом сумматора 4 и входом счетчика 5, вы ход которого подключен к 5 -входу триггера 8, выход которого соединен с управляющим входом ключа 9, информационный вход которого подключен к выходу сумматора 4, группа информационных входов которого соединена с группой выходов умножителя .7, группы входов которого подключены к группе выходов счетчика 6, информационный вход которого соединен с выходом ключа 9. Второй выход фор мирователя 1 подключен к входу предустановки счетчика 6, R -входу триггера 8 и входу сброса счетчика 5 Цифровой, частотомер работает следующим образом. Входной сигнал подается на формирователь 1. На первом выходе формирователя формируются короткие импульсы, следующие с частотой вход ного сигнала. Этими импульсами перед каждым измерением частоты произ водится сброс счетчика 5, установка триггера 8 в нулевое состояние и предварительная установка счетчика 6. На втором выходе формирователя 1 формируются импульсы с длительность равной периоду входного сигнала. Эти импульсы поступают на вход ключа 3, открывая его на время, равное периоду входного сигнала. Импульсы с выхода ключа 3 поступают одновременно на вход сумматора 4 и счетчика 5. По истечении времени -V где К - Коэффициент пересчета счетчика 5; i- - частота следования импульсов генератора 2, на выходе счетчика 5 возникает импульс переполнения, переключающий, триггер 8 в единичное состояние. Это вызьшает открывание ключа 9 и импульсы с выхода сумматора 4 начинают поступать на вход счетчика 6. Сумматор 4 использован в качестве управляемого делителя частоты. В этом случае работа накапливающего сумматора описывается выражением где dot - приращение импульсной последовательности об на входе накапливающего сумматора;- приращение импульсной последовательности Ь на выходе накапливающего сумматора-, 2 - коэффициент умножения, код которого подается на группу входов накапливающего сумматора-, ffl - разрядность группы входов. Код коэффициента умножения И подается на группу входов сумматора 4 с группы выходов умножителя 7, представляющего собой комбинационное устройство для перемножения кодов. Комбинационные умножители реализованы в виде интегральных микросхем, входящих в состав комплектов микропроцессорных БИС последних разработок. Приняв во .внимание, что d -{v-dTxi (3) где Т - длительность периода измеряемой частоты; N - текущее значение числа в счетчике 6, выражение (2) можно записать в следующем виде: , N ir-cJTx (5) Импульсная последовательность /3 интегрируется счетчиком 6. Тогда

ЦИФРОВОЙ ЧАСТОТОМЕР, содержащий генератор образцовой частоты и первый ключ, отличающийся тем, что, с целью повышения точности и быстродействия, в него введены вычитающий счетчик. суммирующий счетчик, комби нацирнный . 1умножитель, накапливающий сумматор, 1р5-триггер, второй ключ и формироваiTejib периода, вход которого явля- . ется входом частотомера, первый вы- ход формирователя периода соединен с управляющим входом первого ключа, информационный вход которого соединен с выходом генератора образцовой частоты, выход первого ключа соединен с входом управления накапливающего сумматора и информационным входом суммирующего счетчика, выход ;переполнения которого соединен с 5-входом R5 -триггера, выход котоI рого соединен с управляющим входом второго ключа, информационньш вход которого соединен с выходом переноС са накапливающего сумматора, группа и 1формационных входов которого соединена с группой выходов комбинационного умножителя, первая и вторая : группы входов КОТОРОГО соединбны В па. раллель с группой выходов вычитающего счетчика,информационньй вход которого соединен с выходом второго ключа, второй выход формирователя периода Соединен с входом предустановки вычитающего счетчика, R -входом Я5-триггераи входом сброса сумьшрующего счетчика.