Устройство для разгона и торможения двигателя исполнительного механизма Советский патент 1985 года по МПК G05B19/18 G05B19/416 

1 Изобретение относится к автоматике и вычислительной технике и пред$наэначено для работы в системах программного управления электроприводом например, в графпостроителях, координатографах, станках с числовым программным управлением или промышленных роботах. Цель изобретения - снижение статической и динамической погрешности исполнительного механизма за счет нелинейного изменения ускорения при разгоне и торможении исполнитель ного механизма по определенному закону. На фиг. 1 представлена структурная схема устройства; на фиг, 2 временные диаграммы работы устройства для разгона и торможения двигателя исполнительного механизма) на фиг. 3 - структурная схема постоянного запоминающего устройства; на фиг. 4 - возможные законы разгона и торможения двигателя исполнительного механизма; на фиг. 5 - изменение ускорения при разгоне и торможении двигателя исполнительного механизма при изменении кода управления ускоренияJ на фиг. 6 - изменение скорости при изменении кода управления скоростью. На фиг. 4а приведен известный 2 j линейньш закон изменения скорости от времени, на фиг. 4б - логарифмический закон изменения скорости от времени. Недостатком первого закона (фиг. 4а) изменения скорости является наличие четырех точек (А, В, С, D) мгновенного изменения силы, действующей на исполнительный механизм При втором законе изменения скорости существует две точки (А, В) мгновенного изменения силы, действующей на исполнительный механизм. При разгоне по закону изменения скорости, при веденному на фиг. 4в, точки мгновенного изменения ускорения отсутствуют, позтому он наиболее оптимален. Устройство содержит генератор 1, выход которого подключен к тактовым входам делителей 2 и 3 частоты с переменным коэффициентами деления, усреднители 4 и 5. Выход делителя 3 частоты с переменным коэффициентом деления через усреднитель 5 подключен к выходу устройства, а управляющие входы делителя 3 частоты с переменным коэффициентом деления подключены к выходам постоянного запоми892нающего блока 6. Управляющие входы делителя 2 частоты с переменным коэффициентом деления подключены к входам управления ускорением (вторые входы устройства). Устройство содержит также инвертор 7. Выход делителя 2 частоты с переменным коэффициентом деления через усреднитель 4 подключен к первым входам элементов И 8 и 9, выходы которых подключены соответственно к входам сложения и вычитания реверсивного счетчика 10, выходы которого соединены с входами элементов НЕрИ-НЕ 11 и И-НЕ 12, а также с ад ресными входами постоянного запоминающего блока 6, управляющие входы которого соединены с входами управления скоростью (первый вход устройства), Выходы элементов НЕ И-НЕ 11 и И-НЕ 12 соединены с входами элементов И 9 и В соответственно. Вход элемента И 9 подключен к выходу инвертора 7, вход которого соединен с входом элемента И 8 и управляющим входом устройства (разгона-торможение). Вход установки нуля реверсивного счетчика 10 подключен к сбросовому входу устройства. Генератор 1 опорной частоты предназначен для генерирования импульсов, следующих с определенной частотой, и может быть выполнен в зависимости от области применения устройства, как кварцованным, таки некварцованным. Делители 2 и 3 частоты с переменным коэффициентом деления (например, микросхема К155 ИЕ. 8 бКО.348.006 ТУ 11) представляют собой устройство, коэффициент деления которого зависит от кода на его входах управления. Последовательность импульсов на выходе делителей 2 и 3 частоты с переменным. коэффициентом деления при коэффициентах деления, отличных от 2 , где и натуральное число, имеет непостоянный период следования. Усреднители 4 и 5 предназначены для выравнивания периода следования импульсов с выхода делителя частоты с переменным коэффициентом деления. Усреднитель представляет собой суммирующий счетчик (например, микросхема К155 ИЕ6 6K0.348.Q06 ТУ 10 в режиме суммирования, при этом выходом усреднителя является выход переноса счетчика),

Постоянный запоминающий блок 6, структурная схема которого показана на е1)иг. 3, предназначен для формирования кода управления делителем 3 частоты с переменным коэффициентом деления, необходимого для получения нелинейного измерения выходной частоты устройства для разгона и торможения двигателя исполнительного механизма при разгоне и торможении, и состоит из коммутатора 1, постоянного запоминающего блока 6 и коммутатора 2. Коммутатор 1 предназначен для передачи адреса в необходимую зону постоянного зaпo инaющeгo блока 6 в соответствии с кодом управления скоростью. Постоянный запоминающий блок 6 предназначен для хранения и выдачи кода управления делителем частоты с переменным коэффи цеинтом деления и состоит из п зон Количество зон постоянного запоминающего блока 6 определяется необходимым числом градации скорости исполнительного механизма. Постоянный запоминающий блок 6 может быть выполнен на микросхемах К155 РЕЗ бКО. .348.066 ТУ 16, либо К 556 РТ4 бКО. .348,322 ТУ4, К 556 РТ5 бКО.348.322 ТУ5 в зависимости от необходимого объема постоянного запоминающего блока 6.

Коммутатор 2 предназначен для коммутации выходов зоны, соответствующей коду управления скоростью постоянного запоминающего устройства, с входами управления делителя частоты с переменным коэффициентом деления. Коммутатор 2 может быть выполнен в зависимости от требований к разрядности на микросхемах К 155 КП1 бКОо348.006 ТУ 21, К 155 КП2 бКО.348.006 ТУ 23, К 155 КП5, К 155 КП7, бКО.348.006 ТУ 3.

Реверсивный счетчик 10 (фиг, 1) |Предназначен для изменения адреса постоянного запоминающего блока 6 ;И может быть выполнен, например, на микросхемах К 155 ИЕ7 бКО.348.006 ТУ 10.

Устройство работает следующим образом.

На входы управления делителя 2 частоты с переменным коэффициентом деления (фиг. 1) подается двоичный код управления ускорением при разгоне-торможении j на вход инвертора 7 1824894

управляющий сигнал разгона-торможения, на блок 6 постоянного запоминающего блока 6 подается код управления скоростью двигателя исполнительного 5 механизма. Частота импульсов на выходе устройства зависит от коэффициента деления делителя 3 частоты с переменным коэффициентом деления. При поступлении сигнала Сброс

10 реверсивный счетчик 10 находится в состоянии, когда на всех выходах у него логические нули, т.е. адрес блока 6 постоянного запоминающего устройства такой, при котором на

15 его выходах, соединенных с управляющими входами делителя 3 с переменным коэффициентом деления, также присутств тот логи-г1еские нули. При наличии на всех управляющих вхор(Лх дели-

20 теля 3 с переменным коэффициентом деления логических нулей коэффициент деления равен бесконечности и импульсы на выходе устройства отсутствуют. На выходе элемента НЕ-И-НЕ 1 1

25 присутствует логический нуль, а

на выходе элемента И-НЕ 12 - логическая единица.

При поступлении на вход инверто|ра 7 сигнала разгона открывается элемент И 8 и на вход сложения реверсивного счетчика 10 начинают поступать импульсы, частота которых определяется коэффициентом деления делителя 2 с переменным коэффициентом деления. Состояние выходов реверсивного счетчика 10, т.е. адрес постоянного запоминающего блока 6 меняется (фиг. 2, эпюры ж, з, и).

При изменении адреса постоянного запоминающего блока 6 код на его выходе изменяется по закону, который записан в одной из зон постоянного запоминающего блока 6. Так как выходы постоянного запоминающего блока 6 соединены с управляющими входами делиетля 3 с переменным коэффициентом деления, частота на выходе последнего изменяется в соответствии сзаконом изменения кода на его управляющих входах.

При появлении на всех выходах реверсивного счетчика сигналов логической единицы на выходе элемента И-НЕ 12 возникает нуль, элемент И 8 закрьшается и поступление

И1 тульсов на вход сложения реверсивного счетчика 10 прекращается. При этом адрес постоянного зaпo fflнaннцeгo

блока 6 максимален и изменение кода на его выходе прекращается, прекращается и изменение частоты на выходе делителя 3 с переменным коэффициентом деления. Это свидетельствует о том, что цикл разгона двигателя исполнительного механизма закончился.

При поступлении на. вход инвертора 7 сигнала торможения открывается логический элемент И 9 и импульсы с усреднителя 4 начинают поступать на вычитающий вход реверсивного счетчика 10. При этом уменьшается адрес постоянного запоминающего блока 6. Код на выходе постоянного запоминающего блока 6 изменяется по закону, обратному закону лзменения кода при разгоне. Коэффициент деления делителя 3 частоты с переменным коэффициентом деления увеличивается, а частота на выходе устройства уменьшается. Уменьшение кода на выходах постоянного запоминающего блока 6 будет происходить до тех пор, пока на всех выходах реверсивного счетчика 10 не появится нулевой адрес, на выходе элемента НЕ-И-НЕ 11 не появится запрещающий сигнал. Элемент И 9 закроется, и поступление импульсов на вычитающий вход реверсивного счетчика 10 прекратится. При этом на выходах блока 6 постоянного запоминающего устройства будут присутствовать логические нули, коэффициент деления делителя 3 частоты с переменным коэффициентом деления станет равным бесконечности и импульсы на выходе устройства будут отсутствовать, т.е. устройство завершило цикл торможения двигателя исполнительного

ЧГА с известным 2 J

Параметры устройством

Максимальная скорость движения пишущего инструмента, мм/с

Ускорение движения пишущего устройства,

Статическая погрешность, мм

Динамическая погрешность

при максимальной скорости,

мм

механизма. Таким образом, устройство совершило полный цикл: разгон, движение с постоянной скоростью и торможение двигателя исполнительного ме хани зма.

Введение в устройство постоянного запоминающего блока 6 элемента НЕ-И-НЕ, элемента И-НЕ и их связей позволяет снизить статическую и динамическую погрешности исполнительного механизма за счет нелинейного изменения ускорения при разгоне и торможении (фиг. 4в), а также увеличить долговечность исполнительного механизма и получить экономический эффект за счет уменьшения числа ремонтов в период эксплуатации устройства. В качестве базового устройства выбран чертежно-графический автомат ЧГА Гран-1, предназначенный для автоматического вычерчивания чертежей, графиков, схем цифровой и другой графической документации, представленной в цифровом коде.

ЧГА включает как один из наиболее важных узлов устройство для разгона и торможения двигателя исполнительного механизма.

Использование в ЧГА предлагаемого устройства позволит повысить точность и качество вычерчиваемых чертежей за счет снижения статической и динамической погрешности исполнительного механизма, а также долговечность работы исполнительного механизма.

В таблице представлены для сравнения основные технические характеристики ЧГА с предлагаемым и известным L2j устройствами для разгона и торможения двигателя исполнительного механизма.

ЧГА с предпагаемым устройством

400

5 0,10

0,3

2-е 8мды ucmpoucmSa

.i

Выко9юй м9

УСТРОЙСТВО ДЛЯ РАЗГОНА И ТОРМОЖЕНИЯ ДВИГАТЕЛЯ ИСПОЛНИТЕЛЬНОГО МЕХАНИЗМА, содержащее генератор опорной частоты, выход которого подключен к тактовым входам первого и второго делителей частоты с переменным коэффициентом деления, выход первого делителя частоты с переменным коэффициентом деления через первый усреднитель подключен к выходу устройства, а выход второго делителя частоты с переменным коэффициентом деления через второй усреднитель подклю- . чей к первым входам первого и второго элементов И, выходы которых подключены соответственно к входам вычитания и сложения реверсивного счетчика, второй вход первого элемента И подключен к выходу инвертора, вход которого соединен с втдрым входом второго элемента И, о т л и ч а ющ е е с я тем, что, с целью снижения статической и динамической погрешностей исполнительного механизма за счет нелинейного изменения ускорения при разгоне и торможении, в устройство введены постоянный запоминаюпцш блок, элемент НЕ-И-НЕ, элемент И-НЕ, выходы реверсивного счетчика подключены к входам элемента НЕ-И-НЕ и элемента И-НЕ и к адрес(Л ным входам постоянного запоминающего блока, выходы которого подюйоС чены к управляющим входам второго делителя частоты с переменным коэффициентом деления, а выходы элемента НЕ-И-НЕ и элемента И-НЕ соединены с третьими входами первого и второго элементов И, первые входы устройства подключены к управляющим входам постоянного запоминающего блока а вторые входы устройства подключены к управляющим входам первого делителя частоты с переменным коэффициентом деления.

Agpec ПЗИ

Фиг.З

в t