Аналого-цифровой преобразователь Советский патент 1985 года по МПК H03M1/38 

Изобретение относится к технике аналого-цифрового преобразования и может быть использовано при передаче аналоговых сигналов по дискретным ка налам связи. Целью изобретения является повьппе ние быстродействия. На чертеже приведена функциональная схема устройства. Аналого-цифровой преобразователь содержит регистр 1, прямые выходы триггеров 2 которого через цифроаналоговьй преобразователь (ЦДЛ) 3 соединены с первым входом компаратора второй вход которого соединен с шиной 5 преобразуемого сигнала, первую группу 6 элементов И, вторую группу элементов И, третью группу 8 элементов И, триггер 9 управления, вход 10 обнуления которого и вход установки триггера 2 старшего разряда объедине ны и подключены к шине 11 Готовнос к преобразованию, ждущий генератор 12, четвертую группу 13 элементов И, дополнительный 14 элемент И, Аналого-цифровой преобразователь работает следующим образом. Перед каждым преобразованием аналогового сигнала на шине 5 входного сигнала подается импульс запуска на шине 10 запуска, которым в регистре установится двоичный код 1.00 ... 00. На выходе ЦАП 3 появится соответствующий этому коду аналоговьй сигнал, равный -s- и., где верхний предел диапазона входного аналогового сигнала. Этот сигнал сравнивается с ана 742 в компараторе 4 логовым сигналом U (,., D jxv i4iia.ci i wj/с -г на выходе которого установится сигнал U6x yU логического нуля, если или сигнал логической единицы в противном случае. Импульс запуска перебрасывает триггер 9 в нулевое положение, в связи с чем ждущий генератор 12 начинает генерацию прямоугольных импульсов. Первым импульсом от ждущего генератора 12 в регистре 1 установится двоичный код а 10 ... 00,. где а двоичная цифра первого (старшего) разряда цифрового кода входного сигнала. До появления второго импульса от ждущего генератора 12 на выходе ЦЛП 3 появится соответствующий коду n-i 4 tri 00 сигнал ап-,10 в соответствии с которым установится аналогично на выходе компаратора 4 сигнал логического нуля или единицы. Поэтому вторым импульсом в регистре 1 установится код а.а. 10 ... 00. Аналогично, предпоследним (п-1)-м импульсом в регистре 1 установится код .... а., 1, а последним п-м импульсом - код а.а,... а, Последним импульсом 6 триггере 9 установится также состояние логической единицы и поэтому прекратится вьщача импульсов от ждущего генератора 12 и появится сигнал логической единицы на шине 11 Готовность к преобразованию.

АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий регистр, прямые выходы триггеров которого через цифроаналоговый преобразователь соединены с первым входом компаратора, второй вход которого соединен с шиной преобразуемого сигнала, первую группу элементов И, выходы которых соединены с гходами обнуления соответствующих триггеров регистра, а первые входы - с выходами соответствующих элементов И второй группы, первые входы которых подключены к прямым выходам соответствующих триггеров регистра, кроме триггера младшего разряда, вторые входы - к выходам соответствующих элементов И третьей группы, первые входы которых соединейы с инверсными выходами соответствующих триггеров, кроме триггеров старшего и младшего разрядов, вторые входы - с выходами соответствующих элементов И третьей группы предьдущих разрядов, дополнительные входы обнуления триггеров регистра, кроме триггера старшего разряда, а также вход установки триггера старшего разряда и вход обнуления триггера управления объединены и подключены к шине запуска, прямой выход триггера управления соединен с шиной Готовность к преобразованию, инверсньй выход - с входом ждущего генератора, отличающийс я тем, что, с целью повышения быстродействия, в него введены элементы И четвертой группы и дополнительный элемент И, первьй вход которого соединен с выходом компаЖ ратора, второй вход объединен с (Л первыми входами элементов И четвертой группы и подключен к выходу ждущего генератора, вторые входы элементов И четвертой группы соединены с выходами соответствующих элементов И второй группы предьщу- щих разрядов, а выходы - с входами 00 установки соответствующих триггеров ю регистра, кроме триггера старшего О) фазряда, и триггера управления, причем выход дополнительного элемен та И подключен к вторьм входам элементов И первой группы, а прямой выход триггера мпадшего разряда регистра соединен с первым входом соответствующего элемента И первой и вторым входом соответствующего элемента И второй групп, а инверсный выход с вторыми входами соответств тощих элементов И второй и третьей групп предпоследнего разряда.