Устройство допускового контроля частоты Советский патент 1985 года по МПК H03K5/19 

Изобретение относится к электроизмерительной технике и может быть использовано для допускового контро ля частоты различных преобразователей параметр - частота, имеющих как линейную, так и нелинейную зависимости частоты от величины контролируемого параметра, или для допускового контроля частоты генераторов частот в многоканальных системах связи. Цель изобретения - расширение функциональных возможностей ус тройства путем реализации допускового контроля при отклонении номинальной контролируемой частоты от опорной на заданную величину при высокой точности контроля. На фиг. 1 представлена функциональная схема устройства допускового контроля частоты; на фиг. 2 регистратор отклонения частоты от заданного допуска. Устройство допускового контроля частоты содержит генератор 1 опорной частоты, два счетчика 2 и 3 импульсов, два формирователя 4 и 5 импульсов, четыре элемента И 6-9, элемент ИЛИ 10, делитель 11 частоты регистратор 12 отклонения частоты от заданного допуска и триггер 13, информационный вход которого подклю чен к шине логической единицы. При этом выход генератора 1 опорной частоты соединен со счетными входам первого счетчика 2 импульсов и дели .теля 11 частоты и через первый формирователь 4 импульсов - с первым входом первого элемента И 6, выход которого подключен к входу синхрони зации триггера 13, первый выход которого соединен с входами установ ки в нулевое состояние первого и второго счетчиков 2 и 3 импульсов. Вьпсоды М1|адших разрядов первого сче чика 2 импульсов подключены к перво группе входов второго элемента И 7, вторая группа входов которого соеди нена с выходами старших разрядов пе вого счетчика 2 импульсов и с перво группой входов третьего элемента И вторая группа входов которого подкл чена к выходам старших разрядов второго счетчика 3 импульсов и к первой группе входов четвертого эле мента И 9, вторая группа входов которого соединена с выходами младших разрядов второго счетчика 3 импульсов, счетный вход которого подключен к входной шине контролируемой частоты и через второй формирователь 5 импульсов - к второму входу первого элемента И 6. Выходы второго, третьего и четвертого элементов И 7-9 соединены соответственно с первым, вторым и третьим входами регистратора 12 отклонения частоты от заданного допуска, а также с входами элемента ИЛИ 10 выход которого подключен к входу установки в нулевое состояние триггера 13, второй выход которого соединен с входом установки в нулевое состояние делителя 11 частоты, выход которого подключен к входу установки в единичное состояние триггера 13. Устройство работает следующим образом. Триггер 13, делитель 11 частоты и регистратор 12 отклонения частоты принудительно устанавливаются в исходное нулевое состояние. При этом сигнал логической единицы с инверсного выхода триггера 13 сбрасывает в нулевое состояние счетчики .2 и 3. Уровнем логического нуля с прямого выхода триггера .13 после окончания импульса установки устройства в нулевое состояние разрешает работу делителя 11 частоты, на счетный вход которого подается опорная частота f. ремя а, через которое на выходе делителя 11 частоты появляется сигнал логической единицы, определяется коэффициентом деления делителя и выбирается из условия ЗГ АОП. мин Аоп.мин минимальный допуск отклонения частоты f от fu „ojj, . Одновременно опорная частота f. от генератора 1 опорной частоты поступает на формирователь 4 импульсов, который формирует прямоугольные импульсы длительностью Р, с периодом Тд , причем величина Э должна удовлетворять следующим условиям: - 2-fYJ iHTo-kT,J/2 где К -7 отношение номинапь ной контролируемой частоты к опорной если TQ 6 « «ин АНИН если Т„ - минимальный период конт ролируемой частоты f при котором устройство находится в состоянии в норме ; - максимальный перик «чкс од контролируемой частоты f 1, при котором устройство находится в состоя НИИ в норме. Импульсы с выхода формирователя 4 поступают на первый вход элемента И 6, на второй вход которого поступает последовательность прямоугольных импульсов длительностью Р , частоты f с выхода формирователя 5 импульсов. При соблюдении условий (1) на выходе элемента И 6.образуются пачки импульсов совпадения, которые поступают ра счетный вход триггера 13, устанавливая последний в единичное состояние. При этом с прямого выхода триггера 13 на вход установки в нуль делителя 11 частоты поступает уровен логической единицы и устанавливает делитель 11 в нулевое состояние. С инверсного выхода триггера 13 на вход установки в нуль счетчиков 2 и 3 подается уровень логического нуля, который разрешает работу счетчиков 2 и 3. Импульсами совпадения с элемента И 6 производится привязка начала работы счетчиков 2 и 3 к определенному фазовому положению частот fv и fr Это необходимо для устранения неопределенности показаний устройства при контроле в 1 частот, близких к верхней f и нижней Границам доп х «чакс ка ухода частоты f относительно (неопределенность показаний возникает из-за некогерентности контролируемых частот). Ъ тех случаях, когда значение контролируемой частоты близко или кратно значению опорной частоты f период между пачками импульсов сов падения может быть значительным. Поэтому для повьш1ения быстродейств 1 94 в устройство введен делитель 11, который через время. €« устанавливает триггер 13 в единичное состояние, а последний, в свою очередь, устанавливает делитель 11 в нулевое состояние и разрешает работу счетчиков 2 и 3. Старшие разряды счетчиков 2 и 3, определяющие время накопления ошибки выбираются из условия заполнения счетчиков импульсами частот fg и fц до чисел А, и А соответственно за время t, причем чем большзто точность допускового контроля нужно получить, тем большую величину t нужно выбирать. 1 - . Числа А и А,, определяются следующим образомi , Младшие разряды счетчиков 2 и 3, определяющие точность допускового контроля, выбираются из условия заполнения счетчиков импульсами частот fg и f до чисел (А. + В,) (А2 + В), после того как счетчики заполнились до чисел А ветственно. В , и В определяются елеЧисладующим образом: B, -А,А,( ) В,А4 - А, А,( - l). .А fl к HOW / О По первому импульсу совпадения с выхода элемента И 6 или по сигналулогической единицы с выхода делителя 11 на прямом выходе триггера i3 появляется сигнал логической единицы и устанавливает делитель 11 в нулевое состояние, а на инверсяом выходе триггера 13 появляется сигнал логического нуля, который разрешает работу счетчиков 2 и 3. Счетчики 2 и 3 начинают заполняться импульсами частот f. f соответственно. Если время заполнения счетчика 2 частотой fg до числа А, меньше, чем время заполнения счетчика 3 частотой f, до числа (А,, + Е) f, или время заполнения счетчика 3 частотой f до числа А, меньше, чем время заполнения счетчи ка 2 частотой f до числа (А Bg) при f MffM выходе элемента И 8 сигнал с логической единицы появляется раньше, чем на выходах элементов И 7, 9. Этот сигн через -олемент ИЛИ 10 сбрасывает три гер 13 в нулевое состояние, включае регистратор 12 отклонения частоты в состоя.ние в норме, блокирует пере ключение регистратора 12 отклонения частоты в состояние Вьш1е и Ниже Сигнал логической единицы с инверсного выхода триггера 13 сбрасывает счетчики 2 и 3 в нулевое состояние, а сигнал логического нуля с его пря мого выхода .разрешает отсчет времен д делителем 11 . Далее цикл запуска устройства повторяется. Если время заполнения счетчика 2 частотой f- до числа А больше, чем время заполнения счетчика 3 частотой f да числа (А2 + у) при f 1( f, то на выходе элемента И 9 сигнал логической единицы появляется раньше, чем на выходах элементов И 7, Этот сигнал через элемент ИЛИ 10 сбрасывает триггер 13 в нулевое состояние, включает регистратор 12 отклонения частоты в состояние Bbmie и блокирует переключение регистратора 12 отклонения частоты в состояние В норме и Нюке. Сигнал логического нуля с прямого выхода триггера 13 разрешает отсчет рремени ол делителем 11, а сигнал логической единицы с инверсного выхода сбрасывает счетчики 2 и 3 в нулевое состояние. Если время заполнения счетчика 3 частотой f до числа А2 больше, чем время заполнения счетчика 2 частото fp до числа (А, + В|) при f f, на выходе элемента И 7 сигнал логической единицы появляется раньше, чем на выходах элемент,ов И 8, 9. Этот сигнал через элемент ИЛИ 10 сбрасывает триггер 13 в нулевое состояние, включает регистратор 12 отклонения частоты в состояние Ниже и блокирует переключение регист ратора 12 отклонения частоты в состояние в норме и Bbmie. Сигнал логического нуля с прямого выхода триггера 13 разрешает отсчет времен Ся делителем 11, а сигнал логической единицы с инверсного выхода сбрасьгеает считчики 2 и 3 и запрещает заполнение их частотами f и f соответственно. Регистратор 12 отклонения частоты от заданного допуска (фиг. 2) содержит три элемента ИЛИ 14-16 и три триггера 17-19, при этом выходы элементов ИЛИ 14 и 15 соединены соответственно с входами установки в нулевое состояние триггеров 19 и 17, выход элемента ИЛИ 16 соединен со счетным входом триггера 18, вход регистратора отклонения частоты, который соединяется с выходом элемента И 7 (фиг. 1), соединен со счетным входом триггера 17 и с входами элементов ИЛИ 14, 16, вход регистратора отклонения частоты, который соединяется с выходом элемента И 8, соединен с информационным входом и с входом установки в единичное состояние триггера 18 и также с входами элементов ИЛИ 14, 15, вход регистратора отклонения частоты, который соединяется с выходом элемента И 9, соединен со счетньм входом триггера 19 и с входами элементов ИЛИ 15, 16, на информационные входы триггеров 17, 19 подается сигнал логической единицы, а на входы установки в единичное состояние триггеров 17, 19 и на вход установки в нулевое состояние триггера 18 подается сигнал логического нуля, вьпсоды триггеров 17, 18 и 19 соединены соответственно с выходами регистратора отклонения частоты Ниже, В норме, Bbmie. Регистратор отклонения частоты работает следующим образом. После принудительной установки в нулевое состояние на входах и выходах регистратора устанавливаются сигналы логического нуля. При поступлении сигнала логической единицы с выхода элемента И 7 триггер 17 формирует на прямом выходе сигнал логической единицы Ниже, на выходах элементов ИЛИ 14, 16 появляются сигналы логической единицы, которые устанавливают на прямых выходах триггеров 18 и 19 сигналы логического нуля. При поступлении сигнала логической единицы с выхода элемента И 8 триггер 18 формирует на прямом выходе сигнал логической единицы В норме, на выходах элементов ИЖ 14, 13

появляются сигналы логической единицы, устанавливающие на прямых выходах триггеров 17, 19 сигналы логического нуля.

При поступлении сигнала логической единицы с выхода элемента И 9 триггер 19 формирует на прямом выходе сигнал логической единицы Выше, на выходах элементов ИЛИ 15, 16 появляются сигналы логической единицы, которые устанавливают на прямых выходах триггеров 17, 18 сигналы логического нуля.

Таким образом осуществляется перевод регистратора отклонения астоты из одного состояния в другое.

Представленное подключение входов триггера 18 необходимо для устранения неопределенности в показаниях регистратора при частотах, равных f ,j f

или f f. k. В этом случае появление двух импульсов с .выходов элементов И 7, 8 или И 8, 9 приводит к переводу регистратора в состояние В норме.

УСТРОЙСТВО ДЛЯ ДОПУСКОВОГО КОНТРОЛЯ ЧАСТОТЫ, содержащее четыре элемента И, генератор опорной частоты, выход которого через первый формирователь импульсов соединен с первым входом первого элемента И, второй вход которого через второй формирователь импульсов подключен к входной шине контролируемой частоты, регистратор отклонения частоты от заданного допуска, первый и второй входы которого соединены соответственно с выходами второго и третьего элементов И, Элемент ИЛИ, первый вход которого подключен к выходу четвертого элемента И, два счетчика импульсов и триггер, отличающееся тем, что, с целью расширения функциональных возможностей, в него введен делитель частоты, счетный вход которого соединен с выходом генератора опорной частоты и со счетным входом первого счетчика импульсов, выходы младших разрядов которого подключены к первой группе входов второго элемента И, вторая группа входов которого соединена с выходами старших разрядов первого счетчика импульсов и с первой группой входов третьего элемента И, вторая группа входов которого подключена к выходам старших разрядов второго счетчика импульсов и к первой группе входов четвертого элемента И, вторая группа входов которого соединена с выходами младших разрядов второго счетчика импульсов, счетный вход которого подключен к входной шине контролируемой частоты, а вход установки в левое состояние - к входу установки (Л в нулевое состояние первого счетчика импульсов и к первому выходу триггера, второй выход которого соединен с входом установки в нулевое состояние делителя частоты, выход которого подключен к входу установки в единичное состояние триггера, вход уста00 00 00 О) новки в нулевое состояние которого соединен с выходом элемента ИЛИ, второй и третий которого подключены соответственно к первому ji второму входам регистратора отклоее нения частоты от заданного допуска, третий вход которого соединен с первым входом элемента ИЛИ, при этом выход первого элемента И подключен к входу синхронизации триггера, информационный вход которого соединен с шиной логической единицы.

,

fftfUft

фиг. 2