Устройство для декодирования корректирующих циклических кодов Советский патент 1985 года по МПК H03M13/15 

элементов совпадения, причем (п-К)-й выход распределителя

чен к входу установки в О третьевходам запоминающего регистра. , го триггера, а выходы кодирующего подклю- регистра подключены к сигнальным 1190524

УСТРОЙСТВО ДЛЯ ДЕКОДИРОВАНИЯ КОРРЕКТИРУЮЩИХ ЦИКЛИЧЕСКИХ КОДОВ блоковой длины Y, содержащее буферный регистр и распределитель, п выходов которого подключены к первым входам п элементов совпадения, выходы которых через элемент ИЛИ подключены к счетному входу первого счетчика, а также первьй и второй триггеры, (П+1)-й, (п+2)-й, (И+3)-й элементы совпадения и генератор импульсов, при этом (П+1)-й выход распределителя подключен к первому входу (п+1)-го элемента совпадения, к второму входу которого подключен прямой выход первого триггера, а выход (ll + 1)-ro элeмeнтia совпадения подключен к входу записи К-разрядного регистра вьщачи кода, выходы которого являются выходами устройства, причем выходы генератора импульсов и второго триггера подключены соответственно к первому и второму входам (ц+2)-го элемента совпадения, выход которого подключен к входу распределителя, отличающееся тем, что, с целью расширения функциональных возможностей путем декодирования полного набора кодовых слов в него введены П элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, запоминакяций регистр, кодирующий регистр, второй счетчик и третий триггер, прямой выход которого, а также выход (п+2)-го элемента совпадения подключены соответственно к первому и второму входам (fj+3)го элемента совпадения, выход которого подключен к сдвиговому входу кодирующего регистра, к сигнальным входам которого подключены выходы второго счетчика, к входу установки в исходное состояние которого, а также к входам установки в исходное состояние кодирукяцего и запоминающего регистров подключен инверсный выел ход второго триггера, выход установки в 1 которого является входом запуска устройства, а к входу установки в О второго триггера подключен выход ()1 + 1)-го элемента совпадения, первый вход которого объединен с входом установки в О первого счетчика, выход которого подключен к входу установки в О первого ;о о :л триггера, к входу установки в 1 которого, а также к счетному входу второго счетчика и входу установки в 1 третьего триггера подключен hO 4;: (П+2.)-й выход распределителя, (П+3)-й выход которого подключен к входам записи кодирующего регистра и запоминающего регистра, К послед, них выходов которого подключены к сигнальным входам К-разрядного регистра вьщачи кода, при этом выходы буферного и запоминающего регистров подключены соответственно к первым и вторым входам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которых подключены к вторым входам соответствующих ц

Изобретение относится к передаче дискретной информации по каналам связи и может быть использовано в системах стартстопной передачи сигналов на фоне помех, в частности в системах телеуправления и телеконтроля радиовещательного оборудования с передачей кодовых сигналов по занятым вещательным каналам. Цель изобретения - расширение функциональных возможностей путем декодирования полного набора кодовых слов. На фиг. 1 представлена структурная электрическая схема устройства для декодирования корректирующих циклических кодов; на фиг. 2 - схема кодирующего регистра. Устройртво содержит буферный регистр 1, распределитель 2, элементы совпадения, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 4 -4,, элемент ИЛИ 5, первый счетчик 6, генератор 7 импульсов, первый, второй и третий триггеры 8-10, .(п+1)й, (П+2)-й и (п+3)-й элементы 11-13 совпадения, второй счетчик 14, кодирующий регистр 15, запоминающий регистр 16, К-разрядный регистр 17 выдачи кода, кодирующий регистр 15 содержит регистр 18 и сумматор 19 по модулю два. Устройство работает следующим об разом. Первоначально второй триггер 9 н ходится в состоянии О, и с его инверсного выхода на вход установки в исходное состояние второго счетчи ка 14 до 2, кодирующего регистра 15 и запоминающего регистра 16 подается сигнал, устанавливающий эти элементы в состояние О. Принимаемая п -символьная двоичная кодовая комбинация записывается в буферный регистр 1. При этом на вход запуска устройства подается сигнал, перево дящий второй триггер 9 в состояние 1, в результате отпирается (п+2-)-й элемент 12 совпадения, и сигналы от генератора 7 импульсов проходят через него на вход распределителя 2. Распределитель 2 действует циклически, причем положительный потенциал поочередно появляется на его выходах, начиная с 1-го и кончая (г1+3)-м, затем циклы повторяются до тех пор, пока процесс декодирования не заканчивается. При первом цикле работы распределителя 2 сигнал, появляющийся на его (п+2)-м выходе, переводит второй счетчик 14 в состояние 1, на втором цикле - в состояние 2 и т.д. Сигнал с (п+3)-го выхода распределителя 2 переписьшает число из второго счетчика 14 в К информационных разрядов п-разрядного кодирующего регистра 15, а также число, которое было до этого записано в кодирующем регистре 15, - в п-разрядный запоминающий регистр 16. Сигнал с (п+2)-го выхода распределителя 2 устанавливает в состояние 1 третий триггер 10, открывающий при этом ()1+3)-й элемент 13 совпадения, через который на сдвигаюпщй вход кодирующего регистра 15 поступают (п-К) импульсов от генератора 7 импульсов, после чего сигналом с ()-ro выхода распределителя 2 третий триггер 10 вновь переводится в состояние О, (П+3)-й элемент 13 совпадения запирается до следующего цикла. При поступлении на кодирующий регистр 15 (П-К) сдвигающих импульсов в его ячейках формируется одно из слов циклического кода, а именно слово, соответствующее информационным символам, записанным перед этим из второго счетчика 14. Один раз за цикл импульсом с (h+3)-ro выхода распределителя 2 очередное кодовое слово переписывается в запоминаклций регистр 16. При первом цикле работы распреде лителя 2 в запоминакнцем 16 и кодиру щем 15 регистрах оказывается записанной нулевая комбинация, при втором цикле в запоминающем регистре 16 - тоже нулевая комбинация, однако в кодирующем регистре 15 производится вычисление комбинации, соответствующей информационным символам 10...О, причем эта комбинация оказьшается в запоминающем регистре 16 при третьем цикле работы распределителя 2 и т.д. Таким образом, за (2 +1) циклов работы распределителя 2 в запоминающем регистре 16 последовательно появляются все слов циклического кода, причем каждое слово сохраняется в запоминающем ре гистре 16 в течение всего цикла. С помощью элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 4j-4| кодовое слово, записанное в запо.минающем регистре 16, сравнивается с принятым словом, записанным в буферном регистре 1. При этом сигнал 1 имеется на выходах лишь тех из п элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, которые соответствуют отличающимся разрядам в зшомянутых сравниваемых словах. Поэтому оказываются открьггы ми лишь те из элементов , совпа дения, которые соответствуют отличающимся разрядам в принятой и одно из 2 эталонных кодовых комбинаций. За один цикл работы распределителя 2 через открытые ц элементов 3,-3ц совпадения проходит по одному импз су от распределителя 2. Количество импульсов на выходе элемента ИЛИ 5 равно числу отличающихся разрядов в принятой комбинации, записанной в буферном регистре 1, и в одной из эталонных комбинаций, записанной в данный момент в запоминающем регистре 16. Это количество импульсов подсчитывается первьм счет.чиком 6, предел счета которого равен (i+D. Если число указанных отличающихся разрядов превьшает i, то на выходе первого счетчика 6, предел счета которого равен (t+1), возникает, сигнал, переводящий пер.вый триггер 8 в состояние О. В результате оказывается запертым (п+1)-й элемент 11 совпадения, и через него не может пройти импульс с (п+1)-го выхода распределителя 2, при этом вьщача декодированного сигнала не происходит, а сигналы с (п+1)-го и с (И-2)-го выходов распределителя 2 устанавливают первый счетчик 6 и первый триггер 8 соответственно в состояние О и 1, подготовив схему к очередному циклу декодирования. Если число отличающихся разрядов не превышает t, то в течение Й тактов работы распределителя 2 сигнал на выходе первого счетчика 6 не возникает, и первый триггер 8 остается в состоянии 1, в которое он был установлен при предыдущем цикле работы распределителя 2 сигналом с его (п+2)-го выхода. В результате к моменту появления импульса на, (п + 1)-м выходе распределителя 2 остается открытым (Ь+1)-й элемент 11 совпадения, и указанный импульс проходит через этот элемент, осуществив перепись сигналов из К информационных разрядов запоминающего регистра 16 в К-разрядный регистр 17 выдачи кода. При этом на параллельных выходах К-разрядного регистра 17 вьиачи кода является декоди- рованньй К-разрядный информационный код, который сохраняется вплоть до декодирования следунщего кодового слова. Этот же и fflyльc с выхода (П + О-го элемента 11 совпадения, переводит второй триггер 9 в состояние О, при этом схема возвращается в исходное состояние, и процесс декодирования заканчивается. Процесс декодирования продолжается не более (2 + 1) циклов работы распределителя 2, причем может быть закончен на любом из циклов (в зависимости от того, какое кодовое слово принято) . В кодирующем регистре 15, при каждом цикле работы распределителя 2 за (ц-К) сдвигов вырабатывается слово циклического кода, соответствующее записьшаемым с сигнальных входов информационным разрядом.

Sm ftixockt

i