Устройство для преобразования Фурье Советский патент 1985 года по МПК G06F17/14 

1 Изобретение относится к специализировэнным средствам вычислительной техники, предназначенным для автоматизации анализа спектральных свойств слзгчайных процессов в реальном масштабе времени, использования в систе мах распознавания, например, в биоки бернетике, радиофизике. Цель изобретения - упрощение устройства. На чертеже приведена структурная схема предлагаемого устройства. Фурье-преобразователь содержит квантователь 1, регистр 2 отсчета, преобразователь 3 код - частота, элемент ИЛИ 4, блок 5 синхронизации триггер 6, элементы И 7 и 8, счетчик 9, дешифратор 10, элемент ИЛИ 11, счетчик 12, группу элементов И 13, блок 14 памяти, формирователь 15 адреса, коммутатор 16, сумматор-вычитатель 17, блок 18 буферной памяти и су1 1матор 19 по модулю два. Устройство работает следующим образом. Перед началом вычислений все блок установлены в нулевое состояние, а дешифратор 10 имеет к выходов и настроен таким, образом, что на каждом I-OM вьпсоде формируется импульс через интервал времени ЛТ после импульса с предыдущего (i-1)-го выхода, .образуя ряд интервалов лТ , пропорциональных прираЕ(ениям синусной фу11кции на первой четверти периода представления. При этом объем памйти блока 14 памяти должен составлять к N/4 кодов (где N- объем памяти блока 18 памяти ). Исследуемый случайньй сигнал x(t) подается на вход квантователя 1 и по тактовьП1 m импульсам с вьпсода блока 5 синхронизации- преобразуется в дискретную форму x(Tndt). При получении первого отсчета х (1 At )он записывает ся в регистр 2 в виде модуля (х ) и знака Sgn(x): знаковый выход при этом подключается через элемент ИЛИ 4 на вход сумъштора 19 по модулю два, задавая знак второго слагаемого в усреднителе 17 (,v-i где О или 1, соответствующие положительному или отрицательному знаку Sgn(x ); Cj . - функция, считываемая с блока14 памяти. Подключенный к входу преобразователя 3 код - частота код (х.,) преоб582разуется в поток ггмпульсов соответствующей частоты F , которые подаются в счетчик 12. Одновременно этот же () импульс с выхода блока 5 синхронизации поступает на первый установочный вход триггера 6, устанавливая его в состояние, при котором через элемент И 7 поступают тактовые импульсы на вход счетчика 9, т.е. счетчики 9 и 12 одновременно начинают счет импульсов соответствующих потоков F и FI . При достижении в счетчике 9 числа импульсов равного б, срабатьгаает дешифратор 10 по первому выходу: импульс с выхода элемента ИЛИ 11 поступит на вторые входы группы элементов И 13 и на управляющий вход блока 14 памяти, осуществляя при этом соответственно считывание кода 0; с выхода счетчика 12 и запись его в первую ячейку блока 14 памяти. При дальнейшем счете импульсов счетчиком 9 дешифратор 10 срабатывает через интервалы времени С., пропорциональные изменению (приращению ) ординат синусной функции, и формирует импульсы последовательно на 2,3,..., к-ом выходах, которые через элемент ИЛИ 11 подаются на вторые входы группы элементов И 13. При этом соответствующие интервалы времени /i,- с выхода счетчика 12 считывается код , 6 , ...,9/,. 1 который записьшается соответственно в 2,3,..,, к-ю ячейку блока 14 памяти. Поскольку счетчик 12 непрерывно считает количество импульсов в потоке К, за указанные / .-, интервалы времени (частота F пропорциональна амплитуде отсчета х, в i-x ячейках блока 14 памяти запоминаются коды б.| , пропорциональные произведению отсчета х. на со. ., ответствующую i-ю выборку четверти периода синусной функции Ч , i , где В р - масштабньй коэффициент. Сформированный на к-м выходе дешифратора 10 импульса поступает также на управляющие входы Сброс преобразователя 3 код - частота, а также счетчиков 9 и 12, а триггер 6 опрокидывается во второе состояние, при котором закрывается элемент И 7 3 и открьгеается элемент И 8 для прохо дения тактовых импульсов в формирователь 15 адреса. Так как для вычисления комплекс ных коэффициентов Фурье необходимо осуществить Sin-преобразование Фурь ( и cos-преобразование Фурье (RgF ), в блок 18 из блока 14 через коммутатор 16 необходимо считать ко ды 6 в определенной последовател ности: для (Нормирования считываются коды б-, ; , где ,1,2,,.., к...1,0,1,..., а для RgF X - коды 6, , т.е. коды считываю ся в последовательности , (к- ), (к-2),..., 1,0,1,... (к-1), к,..., что соответствует произведению: 9. х cos2( , 1,m л VBc Например, опрос при формировании RfF осуществляется следующим образом. При первом цикле считьшания кодо 0 (т 1 ) опрос выходов блока 14 памяти осуществляется с тагом , т.е. опрашиваются выходы i(m-K)K, (к-), (к-2),... и через блок 17 распределяются в ячейки ,2,..., блока 18. После за писи кода в ячейку N/4 блока 18 в нем оказьшается накопленной I/4 периода функции RgFx 0., , после чег из формирователя 15 .ядреса поступает импульс на второй вход сумматора 19 по модулю два, при этом в блоке 17 устанавливается отрицательный знак Sgn6 -1 (соответствующий отрицательной полуволне косинусной функции ) и усреднение следующих кодов 9 , записьшаемых в ячейки 3 hJ /4 блока 18 памяти, осуществляется в соответствии с формулой:Fm ReF;. После N микрокоманд каждого m -г цикла опроса во всех N ячейках блока 18 будут накоплены результаты ус реднения, после чего блоки Фурьепреобразователя подготовлены для осуществления преобразования (m +1 )-го цикла. Так, при втором цикле (т 2 ) по импульсу с первого выхода блока 5 синхронизации в квантователе 1 формируется отсчет входного сигнала, к торый записьгоается в регистр 2 отсч та. Вьщеленный при этом знак 584 Sgn X;;(-l)q, с второго выхода регистра 2 отсчета поступает через элемент ИЛИ 4 на вход начальной установки знака в сумматоре 19 по модулю два (т.е. задавая операции Сложение или Вычитание в блоке 17 при первых N/4 тактах усреднения ). Одновременно с этим в преобразователе 3 код - частота формируются поток импульсов частоты F, пропорциональной амплитуде х(2 dt), который поступает на счетный вход счетчика 12, Импульс запуска m 2 с блока 5 синхронизации поступает также на первый вход триггера 6, опрокидывает его, устанавливая элемент И 7 в рехсим пропускания тактовых импульсов на счетный вход счетчика 9. Аналогично циклу m 1 в блок 14 памяти с выхода счетчика 12 считываются коды 02,1 записываясь последовательно в 1,2,..., к-ю ячейки памяти. Считывание кодов 6 ; при помощи формирователя 15 адреса осуществляется при этом с щагом , т.е. опращиваются выходы , (к-2 ),..., 2,0,2,... блока 14 памяти и результаты опроса через коммутатор 16 поступают в блок 17, в котором усредняются с результатами предьдущего цикла RgF и поступают на запись в соответствующие ячейки, ,2,3.. . блока 18. Коды адресов вычисляются в формирователе 15 адресов в соответствии с выражением: n(k-;l , р ОДт , p--nm где р - номер перехода гармонической функции через нулевой уровень. Закон изменения знаков в блоке 17 при вычислении -описывается следующими соотнощениями: предыдущий знак при : lnm|i| . измененный знак TaKiiM образом, после «-го цикла обработки входного сигнала в блоке 18 накапливается сумма, описываемая выражением: 2tn N RcF,(eAt))(-meuf), fn.1 Следовательно, опрос буферного лока 14 памяти, содержащего К произведений каждого отсчета х , на 1/4 периода sin -функции, обеспечивает вычисление действительной (Re Fj при опросе к,(к-1),..., I,,.. ячеек блока 14 ) или мнимой ( при опросе Is 2,,.., к...4к N ячеек блока 14) составляющих комплексных коэффици

УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ФУРЬЕ, содержащее блок синхронизации, первьй выход которого подключен к первому установочному входу триггера, тактовому входу квантователя, первому входу первого элемента ИЛИ и первому входу формирователя адреса, первый выход которого подключен к управляющему входу коммутатора, выход которого подключен к первому информационному входу сумматора-вычитателя, выход которого подключен к информационному входу блока буферной памяти, информащюн- .ный выход которого является информационным выходом устройства и подключен к второму информационному входу сумматора-вычитателя, управляющий вход которого подключен к выходу сумматора по модулю два, первый и второй входы которого подключены соответственно к второму выходу формирователя адреса и выходу первого элемента ИЛИ, второй вход которого подключен к выходу знакового разряда регистра, информационный вход которого подключен к выходу квантователя, информационньй- вход которого является информационным JJ:7.,,,; входом устройства, информационный выход регистра подключен к информационному входу преобразователя код частота, первый и второй выходы триггера подключены к первым входам соответственно первого и второго элементов И, группу элементов И, отличающееся тем, что, с целью упрощения устройства, оно содержит блок, памяти, второй элемент ИЛИ и дешифратор, выход старшего разряда которого подключен к входам обнуления первого и второго счетчиков, второму установочному входу триггера и входу сброса преобi разователя код - частота, выход ко(Л торого подключен к счетному входу второго счетчика, выход i-ro (i l,m; m - разрядность ) разряда которого подключен к первому входу 1-го элемента И группы, выход которого подключен к входу i-го разряда копа адреса блока памяти, выход j-ro ( j I ,к; к N/4; N- размер со СП преобразования )разряда, которого подключен к j-му информационному 00 ел входу коммутатора, второй выход блока синхронизации подключен к вторым 00 входам первого и второго элементов И, выходы которых подклточены соответственно к второму входу формирователя адреса и счетному входу первого счетчика, информационный выход которого подключен к входу дешифратора, j-й выход которого подключен к )-му входу второго элемента ИЛИ, выход которого подключен к управляющему входу блока памяти и вторым входам элементов И группы.