Двухтактный инвертор Советский патент 1985 года по МПК H02M7/537 

Изобретение относится к преобразовательной электротехнике и может быть использовано при проектировании вторичных источников питания.

Цель изобретения - уменьшение потерь мощности.

На чертеже приведена функциональная схема двухтактного инвертора, вьтолненного по полумостовой схеме. .- ., Инвертор содержит силовые транзистору. J и 2, управляющие входы которых .подключены к выходам соответствующих, логических схем 3 и 4 совпадений , - первые выходы которых связаны со схемой управления (не показайа , а вторые - с блокирующими элементами, вьшолненными в виде компараторов 5 и 6 напряжения Измерительные входы компараторов 5 и 6 связаны с выходными цепями транзисторов 1,2 через соответствующие резистивные делители 7, 8 и 9, 10 напряжения.

Инвертор работает следующим образом.

Силовые транзисторы 1,2 коммутируются в противофазе. Пусть включен транзистор 2. При поступлении на первый вход схемы 3 совпадения логической 1 (включающий сигнал) и одновременном поступлении на первый вход схемы 4 совпадения логического О начинается процесс рассасывания транзистора 2, однако на этом этапе транзистор 1 не может включиться, так как на его- силовом перекоде действует как и в предщест-вующий момент полное входное напря,жение. Следовательно, не изменяется и напряжение на резистивном делителе 7, 8, выход которого подключен к управляющему входу компаратора 5.

На выходе компаратора 5 сохраняется логический О, Препятствующий прохождению через схему 3 совпадения включающего импульса. По окончании процесса рассасывания транзистор 2 входит в линейный режим. Напряжение на его силовом переходе начинает возрастать.

Соответственно напряжение на силовом переходе, транзистора 1,,а следовательно, и на резистивном делителе начинает снижаться. При определенном значении этого напряжения компаратор 5 срабатывает. На его

выходе формируется логическая 1, позволяющая появление на выходе схемы совпа.дения импульса, включающего транзистрр 1, уже после полного запирания транзистора 2. Через

половину периода задержку очередного включения транзистора 2 обеспечивает компаратор 6 и резистивиый делитель 9, 10.

ДВУХТАКТНЫЙ ИНВЕРТОР, содержащий силовые транзисторы, к управляющему входу каждого из которых подключен выход .соответствующей логической схемы совпадения, к первому входу которой подключен соответствующий выход схемы управления, а к второму - блокирующий элемент, отличающийс я тем, что, с целью уменьшения потерь мощности4 блокирующий элемент выполнен в виде компаратора напряжения, измерите 1ьный вход которого связан с выходной цепью соответствующего силового транзистора. (Л