Мажоритарный элемент Советский патент 1986 года по МПК H03K19/23 

i

Изобретение относится к импульсной технике и может быть использовано в устройствах повьппенной надежности.

Цель изобретения - повьпиение надежности устройства.

На Чертеже представлена функциональная схема мажоритарного элемента.

Устройство содержит в каждом ка-; нале основной 1 и дополнительный 2 трехвходовые элементы И, первый 3 и второй А элементы ИЛИ, коммутирующий элемент 5, согласующий элемент 6, элемент 7 индикации, а также выходной элемент ИЛИ 8 и общий для всех каналов блок 9 запуска и синхронизации. Кроме того, устройство содержит резервируемые блоки 10. При этом согласующий элемент 6 и элемент 7 индикации последовательно соединены, входы основных элементов И 1 попарно подключены к входам каналов, а выходы каналов объединены выходным элементом ИЛИ 3. Первый вход коммутирующего элемента 5 подключен к входу своего канала, выход - к выходу канала, а второй вход объединен с входом согласующего элемента 6 и одним из входов первого 3 элемента ИЛИ подключен к выходу второго элемента ИЛИ 4, входы которого соединены с выходами основного 1 и дополнительного 2 элементов И. Третий вход основного 1 и прямой вход дополнительного 2 элементов И подключены к выходу первого элемента ИЛИ 3, второй вход которого подключен к блоку 9. Второй выход блока 9 подключен к входам синхронизации резервируемых блоков 10. Для устранения сбоев в работе устройства при переключении резервируемых блоков за счет различной длины логических цепей переключения второй элемен ИЛИ 4 выполнен с задержкой, длительность которой выбирается из условия превышения времени переключения элемента 2 и сохранения сигнала на выходе элемента 3 на все время переключения элементов 1 и 2. С помощью этой же задержки обеспечивается работоспособность устройства при неидеальном совпадении сигналов с выходов проверяемых блоков. Выполнение элемента 4 показано на примере элемента 4.1. Он содержит первый элемент ИШ 1, выход которого через последовательную цепочку инверторов

382

12 и непосредственно подключен к входам второго элемента ИЛИ 13. Количество инверторов определяется требуемой величиной задержки,, но должно быть четным.

Устройство работает следующим образом.

При одинаковых сигналах на входах всех каналов мажоритарного элемента

(все резервируемые блоки 10 исправны) и кратковременной подаче запускающего импульса от блока 9 на выходах элементов ИЛИ 4 с задержкой появляется сигнал логической 1, сохраняющийся в течение всего времени правильной работы блоков 10, за счет обратной связи с выходов элементов 4 через первые элементы ШШ 3 на третьи входы основных 1 и дополни-

тельных 2 элементов И. Эти элементы сравнивают сигналы соответственно логической 1 и логического О, поступающие от блоков 10. При наличии сигнала логической 1 на

выходах логических элементов 4 включаются коммутирующие элементы 5, и сигналы с выходов блоков IО поступают на входы выходного элемента ИЛИ 8 и далее на выход устройства. При

этом элементы 7 индикации включены, индицируя исправное состояние всех резервируемьпс блоков 10.

При возникновении отказа (или сбоя) в одном из блоков 10, например

в блоке 10.1 его выходные сигналы не совпадают во времени с выходными сигналами двух других блоков 10, в результате чего на выходах двух элементов 4 появляется сигнал логического О (элементов 4.1 и 4.2J, который выключает коммутирующие элементы 5.1 и 5.2, разрывая цепь прохождения выходных сигналов блоков 10.1 и 10.2 на выход устройства.

Одновременно выключаются цепи обратных связей с выходов элементов ИЛИ 4.1 и 4.2, чем запираются основные 2.1 и 2.2 и дополнительные 3.1 и 3.2 элементы И, а также выключаются элементы 7.1 и 7.2 индикации. На выход устройства поступает сигнал от исправного блока 10.2 через элементы 5.3 и 8, причем коммутирующий элемент 5.3 остается

включенным сигналом логической I, поступающим от элементов 1.3, 2.3 и 4.3, в которых сравниваются сигналы двух исправных логических блоков

3

10.2 и 10.3. Элемент индикации 7.3 при этом сигнализирует о неисправно состоянии блока 10.1.

Аналогичным образом устройство работает при появлении отказа в других блоках 10, но при этом в случае отказа блока 10.2 производится сравнение выходных сигналов блоков 10.1 и 10.3 на элементах 1.2, 2.2, и 4.2, а сигнализация неисправного блока осуществляется включенным элементом 7.2 индикации и выключеннми элементами 7.1 и 7.3, а в случае отказа блока 10.3 сравнение выходных сигналов блоков 10.1 и 10.2 производится элементами 1.1, 2.1 и А.1, а сигнализация неисправного блока осуществляется включенным элементом 7.1 индикации и выключенными элементами 7.2 и 7.3.

При возникновении отказа во втором блоке, например, в блоке 10.2 (при отказавшем блоке 10.1), выходные сигналы блока 10.3 не совпадают

30

во времени с выходными сигналами бло 25 элемент ИЛИ, второй элемент ИЛИ с ка 10.2, в результате чего появляется сигнал логического О на выходе элемента ИЛИ 4.3. При этом выключается коммутирующий элемент 5.3 так, что выходы блоков 10.2 и 10.1, 10.3 полностью отключаются от выходов устройства, отключается также цепь обратной связи от элемента 4.3, запираются элементы 1.3 и 2.3, исключая возможность появления сигнала логической 1 на выходе элемента 4.3 и выключая элемент 7.3 индикации, сигнализируя об отключе- НИИ устройства по причине отказа двух или более резервируемых бло-. ков 10..

35

40

задержкой и коммутирующий элемент, первые входы коммутирующих элемент первого, второго и третьего канало подключены соответственно к входам первого, третьего и второго канало выходы коммутирующих элементов - к выходу канала, а вторые входы этих элементов соединены с входами согл сующих элементов соответствующего нала, одним из входов первого элем та ИЛИ и с выходом второго Элемент ИЛИ с задержкой, входы которого со единены соответственно с выходами основного и дополнительного элемен тов И, первый,второй и третий входы основного элемента И соединены соответственно с первым, вторым и третьим входами дополнительного элемента И, третьи входы основного и дополнительного элемен тов И подключены к выходу первого элемента ИЛИ, второй вход которого подключен к выходу блока запуска и синхрониз ации. .

Формула изобретения

Мажоритарный элемент, содержащий элемент ИЛИ, выход которого подключен к выходу мажоритарного элемента первый, второй и третий каналы, входы которых соединены с соответстСоставитель П.Смирнов Редактор О.Головач Техред Ж. Кае тел ев ич Корректор Т.Колб

786/61

Тираж 813 Подписное ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ШШ Патент, г.Ужгород, ул.Проектная,4

вующими входами мажоритарного элемента, а выходы подключены к соответствующим входам элемента ИЛИ, каждый канал включает в себя последовательно соединенные согласующий элемент и элемент индикации, а также основной элемент И, первый вход основного элемента И первого канала подключен к входу первого канала и к первому входу основного элемента И второго канала, второй вход которого соединен с первым входом основного элемента И третьего канала и с входом третьего канала, второй вход основного элемента И третьего канала подключен к второму входу основного элемента И первого канала и к входу второго канала, отличающий- с я тем, что, с целью повышения

надежности, в него введен блок

запуска и синхронизации, в каждый из каналов введен дополнительный элемент И с первым и вторым инверсными и третьим прямым входами, первый

элемент ИЛИ, второй элемент ИЛИ с

задержкой и коммутирующий элемент, первые входы коммутирующих элементов первого, второго и третьего каналов подключены соответственно к входам первого, третьего и второго каналов, выходы коммутирующих элементов - к выходу канала, а вторые входы этих элементов соединены с входами согласующих элементов соответствующего канала, одним из входов первого элемента ИЛИ и с выходом второго Элемента ИЛИ с задержкой, входы которого соединены соответственно с выходами основного и дополнительного элементов И, первый,второй и третий входы основного элемента И соединены соответственно с первым, вторым и третьим входами дополнительного элемента И, третьи входы основного и дополнительного элементов И подключены к выходу первого элемента ИЛИ, второй вход которого подключен к выходу блока запуска и синхрониз ации. .

Изобретение относится к им-; пульсной технике и может использоваться в устройствах повьпиенной надежности. Целью изобретения явля- . ется.повышение надежности мажоритарного элемента. В каждом канале ма-. жоритарный злемент содержит основной 1 и дополнительный 2 трехвходовые логические элементы (ЛЭ) И, ЛЭ ИЛИ 3 и 4, коммутирующий элемент 5, со-, гласующий элемент 6, элемент индикации 7, выходной ЛЭ ИЛИ 8 и общие для всех каналов блок 9 запуска и .синхронизации резервируемые блоки 10 - 10.3. Выполнение ЛЭ 4 показано на примере блока 4.1. Он содержит ЛЭ ИЛИ 11 и 13, цепочку инверторов 12. Количество инверторов определяют требуемой величиной задержки, но. оно .должно быть четным. 1 ип. N9 00 СЛ СО 00