Устройство для мажоритарного включения резервируемых логических блоков Советский патент 1987 года по МПК H03K19/23 

5

Изобретение относится к импульсной технике и может быть использовано в системах автоматики ловыгаенной надежности.

Целью изобретения является расширение функциональных возможностей устройства за счет обеспечения возможности контроля высокочастотньк сир- налов низкочастотной аппаратурой. ю

На чертеже представлена функциональная схема устройства.

Устройство для мажоритарного включения резервируемых логических блоков содержит резервируемые логические 15 блоки 1, выход каждого из которых подключен к первому входу соответствующего п канала 2 формирования, вторые входы п каналов. 2 формирования объединены между собой и подключены к 20 .входам резервируемых логических блоков 1 и к выходу блока 3 синхронизации и запуска, выходы п каналов 2 формирования подключены через элемент ИЛИ 4 к вькодной шине 5 устройства, первый и второй мажоритарные элементы 6 и 7, п элементов НЕ 8, п формирователей 9 контрольного сигнала, формирователь 10 эталонного сигнала и генератор-11 тактовых импульсов, 30 выход которого подключен к первым входам формирователя 10 эталонного сигнала и п формирователей 9 контрольного сигнала, выход каждого из которых подключен к третьему входу соот- 35 ветствующего из п каналов 2 формиро- ,вания, четвертые входы п каналов 2 формирования объединены между собой и подключены к выходу формирователя 10 эталонного сигнала, вторые входы 40 формирователя 10 эталонного сигнала и п формирователей 9 контрольного сигнала подключены к выходу блока 3 синхронизации и запуска, третий вход каждого из п формирователей 9 кон- 45 трольного сигнала подключен к входам первого мажоритарного элемента 6, к выходу соответствующего резервированного логического блока 1 и через соответствующий элемент НЕ 8 к входам 50 второго мажоритарного элемента 7, выходы первого 6 и второго 7 мажоритарных элементов подключены к третьему и четвертому входам формирователя 10 эталонного сигнала, причем выход пер- 55 вого элемента НЕ 8 подключен к четвертому входу п-го формирователя 9 контрольного сигнала, выход каждого Лоследующего элемента НЕ 8 подключен

13257272

к четвертому входу предыдущего формирователя 9 контрольного сигнала.

Каждый из п каналов 2 формирования содержит последовательно включенные мажоритарный элемент 12, элемент ИЛИ 13 с задержкой, согласующий элемент 14 и элемент 15 индикации, а также коммутирующий элемент 16, первый вход которого подключен к входу согласующего элемента 14 и к первому входу мажоритарного элемента 12, второй вход которого является вторым входом канала формирования, второй вход коммутирующего элемента 16 является первым входом канала формирования, третий и четвертый входы мажоритарного элемента 12 являются третьим и четвертым входами канала формирования, выход коммутирующего элемента 16 является вькодом канала формирования.

Формирователь 10. эталонного сигнала и каждый из п формирователей 9 контрольного сигнала содержит последовательно соединенные мультиплексор 17, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 18, интегратор 19, элемент ИЛИ-НЕ 20, двоичный счетчик 21 и триггер 22, выход которого подключен к первым адресному и информационному входам муль типлексора 17, управляющий вход которого соединен с вькодом переноса двоичного счетчика 21 и счетным входом триггера 22, вход сброса которого подключен к второму входу элемента ИЛИ-НЕ 20, который является вторым входом формирователя, выход последнего разряда двоичного счетчика 21 является выходом формирователя, счетный вход двоичного счетчика 21 является первым входом формирователя, а вторые адресные и информационные входы мультиплексора 17 являются третьим и четвертым входами формирователя.

Мажоритарный элемент 12 состоит из элемента ИЛИ, выход которого подключен к входам элементов И. Элемент ИЛИ 13 с задержкой состоит из первого элемента ИЛИ, выход которого подключен непосредственно и через элемент задержки к входам второго элемента ИЛИ.

Устройство работает следующим образом.

При одинаковых си.гналах на выходах логических блоков 1 (все блоки исправны) и кратковременной подаче

ции, а также коммутирующий элемент 16, первый вход которого подключен к входу согласующего элемента 14 и к первому входу мажоритарного элемента 12, второй вход которого является вторым входом канала формирования, второй вход коммутирующего элемента 16 является первым входом канала формирования, третий и четвертый входы мажоритарного элемента 12 являются третьим и четвертым входами канала формирования, выход коммутирующего элемента 16 является вькодом канала формирования.

Формирователь 10. эталонного сигнала и каждый из п формирователей 9 контрольного сигнала содержит последовательно соединенные мультиплексор 17, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 18, интегратор 19, элемент ИЛИ-НЕ 20, двоичный счетчик 21 и триггер 22, выход которого подключен к первым адресному и информационному входам мул типлексора 17, управляющий вход которого соединен с вькодом переноса двоичного счетчика 21 и счетным входом триггера 22, вход сброса которого подключен к второму входу элемента ИЛИ-НЕ 20, который является вторы входом формирователя, выход последнего разряда двоичного счетчика 21 является выходом формирователя, счетный вход двоичного счетчика 21 является первым входом формирователя, а вторые адресные и информационные входы мультиплексора 17 являются третьим и четвертым входами формирователя.

Мажоритарный элемент 12 состоит из элемента ИЛИ, выход которого подключен к входам элементов И. Элемент ИЛИ 13 с задержкой состоит из первого элемента ИЛИ, выход которого подключен непосредственно и через элемент задержки к входам второго элемента ИЛИ.

Устройство работает следующим образом.

При одинаковых си.гналах на выходах логических блоков 1 (все блоки исправны) и кратковременной подаче

запускающего импульса от блока 3 на выходах элементов ИЛИ 13 с задержкой канала 2 формирования появляется сигнал логической единицы, сохраняющийся в течение всего времени правиль- ной работы блоков 1 за счет обратной связи с выходов элементов ИЛИ 13 через мажоритарный элемент 12. Мажоритарный элемент 12 сравнивает сигналы соответственно логической единицы и логического нуля, поступающие с выходов формирователей 9 контрольного сигнала и формирователя 10 эталонного сигнала соответственно. При наличии сигнала логической единицы на выхо- дах элементов ИЛИ 13 включаются коммутирующие элементы 16 и сигналы с выходов логических блоков 1 поступают на входы элемента ИЛИ 4 и далее на выходную шину 5 устройства. При этом элементы 15 индикации включены, индицируя исправное состояние всех резервируемых блоков 1.

Блоки формирования контрольного сигнала 9 и эталонного сигнала 10 предназначены для преобразования высокочастотного сигнала с выходов логических блоков 1 в низкочастотные сигналы, поступающие на низкочастотные мажоритарные элементы 12. Выходные сигналы на выходах логических блоков 1 представляют собой последовательность нулей и единиц, которая через определенный интервал времени повторяется. Тогда на первых входах мультиплексора 17 будут присутствовать взаимно инверсные последователь- ности. На выходах мультиплексора 17 сигналы будут взаимно инверсны пока на входе управления V присутствует сигнал логического нуля, а когда на входе управления у.станавливается сигнал логической единицы, на выходах А и D сигналы будут совпадать, либо оба - логический нуль, либо оба ло- гическая единица, что определяется выходным состоянием триггера 22.

В случае, если сигналы на выходах А и D взаимно инверсны, на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 18 будет сигнал логической единицы, который через интегратор 19 и с помощью элемента ШШ-НЕ 20 преобразуется в сигнал логического нуля и поступает на вход установки в начальное состояние R счетчика 21, разрешая при этом подсчет импульсов от генератора 11.Счетчик 21 имеет п разрядов, выход старшего разряда обозначен N,выход переноса р. Сигнал логической единицы на выходе переноса р появляется в том случае, если на выходах всех разрядов счетчика 21 имеют место уровни логической единицы, при этом по переднему фронту импульса на выходе переноса р сработает счетный триггер 22. Мажоритарный элемент 13 сравнивает сигналы с выходов формирователей 9 с сигналом формирователя 10, и если все сигналы совпадают, то к щине 5 устройства подключены сигналы с выходов блоков 1. Количество разрядов счетчика 21 и частоту следования импульсов от генератора 11 выбирают из условия обеспечения работы низкочастотных логических элементов И мажоритарного элемента 12.

При возникновении отказа в одном из логических блоков 1, допустим во втором блоке 1, произойдет перехож- дение одного из разрядов последовательности на его выходе из логической единицы в логический ноль (или наоборот ). Тогда на выходах элементов ИСКЛЮЧАЩЕЕ ИЛИ 18 первого и второго формирователей появляются сигналы логического нуля, которые элементом ИЛИ-НЕ 20 преобразуются в сигнал логической единицы (так как на выходе блока 3 присутствует сигнал логического нуля) и счетчик 21 устанавливается в начальное состояние (на выходах всех разрядов сигналы логического нуля). В результате этог сигналы на выходах первого и второго формирователей 9 отключаются от сигнала на выходе формирователя 10 эталонного сигнала, поэтому на выходах элементов ИЛИ 13 с задержкой появляются уровни логического нуля и запираются коммутирующие элементы 16 в первом и втором канале 2 формирования, а также мажоритарные элементы 12, а на шину 5 устройства проходит сигнал от исправного третьего логического блока 1. Сигнал на выходе формирователя 10 эталонного сигнала не искажается в результате отказа, так как включенные на его входах мажоритарные элементы 6 и 7 маскируют этот отказ. При возникновении еще одного отказа, например первого или третьего блока 1, сигнал на выходе третьего формирователя 9 будет отличаться от сигнала на выходе формирователя 10 и сигнал с выхода тьего логического блока 1 будет отклю- чен с помощью коммутирующего элемента 16 от выходной птны 5 устройства в третьем канале 2.

Формирователи 9 и 10 обладают свойством самоконтроля за счет обратной связи с выхода переноса р счетчика 21 на вход управления V мультиплексора 17, на входы А и D, которого подается сигнал с выхода триггера 22, и счетный вход триггера 22

кого элемента, к выходу соответствую щего резервируемого логического блока и через соответствующий элемент НЕ - к входам второго мажоритарного элемента, выходы первого и второго мажоритарного элементов подключены к третьему и четвертому входам формирователя эталонного сигнала, приче выход первого элемента НЕ подключен

выходу переноса р счетчи- О к четвертому входу п-го формироваподключенка 21.

Таким образом, на входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 18 подается полный проверяющий тест вида 00,01,10,1l. Интегратор 19 необходим для исключения логических состояний сигналов, которые могут возникнуть из-за разного времени прохождения сигналов в мультиплексоре 17 и элементе ИСКЛЮЧАЮЩЕЕ ИЛИ 18,

.Формула и з-о бретения

1, Устройство для мажоритарного включения резервируемых логических блоков, содержащее резервируемые логические блоки, выход каждого из которых подключен к первому входу соответствующего из п каналов формирова15

теля контрольного сигнала, выход каж дого последующего элемента НЕ подключен к четвертому входу предыдущег формирователя контрольного сигнала.

2. Устройство по п. 1, о т л и- чающееся тем, что каждьй канал формирования содержит последовательно включенный мажоритарный эле

20 мент, элемент ИЛИ с задержкой, согла сующий элемент и элемент индикации, а также коммутирующий элемент, первьй вход которого подключен к входу согласующего элемента и к первому вхо25 ду мажоритарного элемента, второй вход которого является вторым входом канала формирования, второй вход коммутирующего элемента является пер вым входом канала формирования, трения, вторые входы п каналов формиро- ™ четвертый входы мажоритарного

вания объединены между собой и подключены к входам резервируемых логических блоков и к выходу блока синхронизации и запуска, выходы п каналов формирования подключены через элемент ИЛИ к выходной шине устройства, отличающееся тем, что, с целью расширения функциональных возможностей, в него введены первьй и второй мажоритарные элементы п элементов НЕ, п формирователей контрольного сигнала, формирователь эталонного сигнала и генератор тактовых

3. Устройство по п. 1, отличающееся тем, что формирователь эталонного сигнала и каждый из п формирователей контрольного сигна - ла содержит последовательно соединенные мультиплексор, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, интегратор, элемент ИЛИ-НЕ, двоичный счетчик и триггер, выход которого подключен к первым

импульсов, выход которого подключен

к первым входам формирователя эталон- 45 адресному и информационному входам

ного сигнала, и п формирователей кон- мультиплексора, управляющий вход котрольного сигнала, выход каждого из

которых подключен к третьему входу

соответствующего из п каналов формироу

,

торого соединен с выходом переноса двоичного счетчика и счетным входом триггера, вход сброса которого подвания, четвертые входы п каналов фор- 50 ключен к второму входу элемента ИПИ- мирования объединены между собой и НЕ, который является вторым входом подключены к выходу формирователя .эта- формирователя, выход последнего раз- лонного сигнала, вторые входы форми- ряда двоичного счетчика является вы- рователя эталонного сигнала и п фор- ходом формирователя, счетный вход мирователей контрольного сигнала под- 55 двоичного счетчика является первьм ключены к выходу блока синхронизации входом формирователя, а вторые ад- и запуска, третий вход каждого из п ресные и информационные входы муль- 1формирователей контрольного сигнала типлексора являются третьим и чет- подключен к входам первого мажоритар- вертым входами формирователя.

кого элемента, к выходу соответствующего резервируемого логического блока и через соответствующий элемент , НЕ - к входам второго мажоритарного элемента, выходы первого и второго мажоритарного элементов подключены к третьему и четвертому входам формирователя эталонного сигнала, причем выход первого элемента НЕ подключен

теля контрольного сигнала, выход каждого последующего элемента НЕ подключен к четвертому входу предыдущего формирователя контрольного сигнала.

2. Устройство по п. 1, о т л и- чающееся тем, что каждьй канал формирования содержит последовательно включенный мажоритарный элемент, элемент ИЛИ с задержкой, согласующий элемент и элемент индикации, а также коммутирующий элемент, первьй вход которого подключен к входу согласующего элемента и к первому входу мажоритарного элемента, второй вход которого является вторым входом канала формирования, второй вход коммутирующего элемента является первым входом канала формирования, треэлемента являются третьим и четвертым входами канала формирования, выход коммутирующего элемента является выходом Ксшала формирования.

3. Устройство по п. 1, отличающееся тем, что формирователь эталонного сигнала и каждый из п формирователей контрольного сигна - ла содержит последовательно соединенные мультиплексор, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, интегратор, элемент ИЛИ-НЕ, двоичный счетчик и триггер, выход которого подключен к первым

Изобретение может быть использовано в системах автоматики повышенной надежности. Цель изобретения - расширение функциональных возможностей устройства. Устройство содержит резервируемые логические блоки 1, п каналов 2 формирования, блок 3 синхронизации и запуска и элемент ИЛИ 4. Введение мажоритарных элементов 6 и 7, п элементов НЕ 8, п формирователей 9 контрольного сигнала, формирователя 10 эталонного сигнала и генератора 11 тактовых импульсов обеспечивает возможность контроля высоко- частотньк сигналов низкочастотной ап- патурой. В описании представлены примеры выполнения канала 2 формирования и формирователя 10 эталонного сигнала. 2 з.п. ф-лы, 1 ил. сл Ош: ND СП ю