Устройство мажоритарного контроля резервируемых логических блоков Советский патент 1986 года по МПК H03K19/23 

I

Изобретение относится к импульсной технике, в частности k логическим устройствам повышения надежности за счет резервирования аппаратуры с логическими элементами, и мо- жет использоваться в системах авто- aтики и телемеханики.

Цель изобретения - повышение достоверности контроля работы устройства,

На фиг. 1 представлена функциональная схема устройства мажоритар ного контроля резервируемых логических блоков; на фиг. 2 - схема блока фиксации сбоя,-

, V .

Устройство (фиг. 1) содержит в. каждом из трех каналов резервируемый блок 1, элемент 2 .сравнения и элемент 3 памяти, а также общие для всех каналов элемент 4 задержки, первый 5, второй 6 и третий 7 эле- менты ИЛИ, первый 8, второй 9 и третий 10 элементы И, к первым входам первого и второго из которых

подключены выходы соответственно пер вого и Третьего резёрвируемби: блоков Устройство также содержит выходной элемент ИЛИ 11, ждущий мультивибратор 12, блок 13 фиксации сбоя, генератор 14 одиночного импульса, первый

15 и второй 16 дополнительные элементы памяти. Выход генератора одиночного импульса подключен к первому входу третьего элемента ИЛИ 7 и входу обнуления блока 13 фиксации сбоя. Выходы первого 15 и второго 16 дополнительных элементов памяти .соединены с вторыми входами соответственно первого 8 и второго 9 элементов И, выходы которых соединены с соответствующими входами выходного элемента ИЛИ 11, информационные входы первого и второго дополнитель- ньк элементов памяти подключены соответственно к выходам первого 5 и второго б элементов ИЛИ, а входы запуска через элемент 4 задержки - к входам обнуления резервируемых блоков, входам запуска элементов 3 памяти .и к вькоду третьего элемента ИЛИ 7, второй вход которого соединён с выходом ждущего мультивибратора 12 первый и второй входы которого под- кпючены соответственно к выходу блока 13 фиксации сбоя и вькоду третье- го элемента И, первый, второй и третий входы которого соединены с соответствующими входами блока 13 фик

0

5

0

5 . 0 5

932

сации сбоя и подключены к выходам соответствующих, элементов 3 памяти. Вькоды элементов 3 памяти первого и второго каналов соединены с первыми входами соответственно первого б и второго 6 элементов ШШ, вторые входы которых подключены к выходу элемента 3 памяти третьего канала. Информационнные входы элементов. 3 памяти соединены с выхода и элементов 2 сравнения тех же каналов. Вторые входы элементов сравнения первого и второго каналов соединены с первыми входами элементов сравнения соответственно второго и третьего каналов. Второй.вход элемента сравнения третьего канала соединен с первым входом элемента сравнения первого канала. Выход устройства подключен к выходу тагходного элемента ИЛИ.

Блок фиксации сбоя (фиг. 2) содержит элемент 17 определения наличия сбоя, элемент И 18, двухразрядный счетчик 19 и элемент 20 задержки. Входы элемента 17 определения наличия сбоя соединены с входами блока фиксации сбоя, а его выход подключен к первому входу элемента И 18, выход которого соединен с тактовым входом счетчика. 19, инверсный выход второго разряда которого соединен с вторым входом элемента И 18. Первый вход обнуления счетчика 19 через элемент 20 задержки подключен к выходу элемента И 18, второй вход обнуления счетчика соединен с входом обнуления блока фикс ации сбоя.

Устройство мажоритарного контроля резервируемых логических блоков работает следующим образом.

При включении питания генератор 14 одиночного импульса обнуляет ре зервируемые блоки 1 и одновременно переключает в единичное состояние элементы 3 памяти. В случае синхронной и синфазной работы блоков 1 на выходах элементов 2 сравнения появляются сигналы логической единицы и элементы 3 памяти самоблокируются. При этом через первый 5 и второй 6 элементы ШШ подготавливаются к пере- ключению дополнительные элементы 15 и 16 памяти. Через время 9 задержки элемента 3, выбираемого из условия равенства его времени полного контроля резервируемых блоков 1, дополнительные элементы 15 и 16 памяти также переключаются в единичное состоя

ние и самоблокируются. Сигнал с их вькодов разрешает прохождение выходных сигналов резервируемых блоков 1 через первый 8 и второй 9 элементы И и выходной элемент ИЛИ 11 в управляющие цепи.

При появлении кратковременного сбоя или отказа одного из блоков (например, первого при счете сверху вниз) на выходах первого и третьего элементов 2 сравнения и соответственно на выходах первого и третьего элементов 3 памяти появляются сигналы логического нуля, которые через первый элемент ИЛИ 5 переключают в состояние логического нуля дополнительный элемент 15 памяти. В результате этого закрывается первый элемент И 8 и неисправный блок 1 отключается от выхода устройства.

Одновременно сигналом с выхода третьего элемента И 10 (при выключенных первом и третьем элементах 3 памяти) разрешается формирование импульса перезапуска ждущим мультивиб- ратором 12. Этот импульс устанавливает резервируемые б.локи 1 и элементы 3 памяти в исходное состояние, и (в случае, если был сбой) работа схемы восстанавливается.

Различение отказов и сбоев в работе устройства осуществляется блоком 13 фиксации сбоя, работающим по

следующему алгоритму: по сигналу логического нуля на одном из входов блок 13 фиксации сбоя разрешает, однократный запуск ждущего мультивибратора 12. Если в течение заданного времени i, большего времени действия импульсной помехи .и подбираемого экспериментально, работа устройства восстанавливается блок 13 фиксации сбоя сохраняет на выходе сигнал разрешения на запуск ждущего мультивибратора 12. Если в течение указанного времени происходит два и более сбоев или если работа устройства не восста давливается, то сигнал разрешения срабатьгоания мультивибратора 12с выхода блока 13 снимается и фиксируется отказ.

Ф о р мула изобретения

Устройство мажоритарного контро- ля резервируемых логических блоков, содержащее в каждом из трех каналов резервируемый блок, элемент сравне- ния и элемент памяти, а также общие для всех каналов элемент задержки.

10

f 5

20

30

:

2561934

первый, второй и третий элементы ИЛИ и первый, второй и третий элементы И, к первым входам первого и второго из которых подключены соответственно выходы первого и третьего резервируемых блоков, отличающее- с я тем, что, с целью повышения достоверности контроля, в него введены выходной элемент ИЛИ, ждущий мультивибратор, блок фиксации - сбоя, генератор одиночного импульса, выход кото: рого подключен к первому входу третьего элемент ИЛИ и к входу обнуления блока фиксации сбоя, первый и второй дополнительные элементы памяти, выходы которых соедин ены с

35

40

45

50

вторыми входами соответственно первого и второго элементов И, выходы которых соединены с соответствующими входами выходного элемента ИЛИ, информационные входы первого и второго дополнительных элементов памя- и подключены соответственно к выходам первого и второго элементов ИЛИ, а входы запуска через элемент задержки подключены к входам обнуления резервируемых блоков, входам ка элементов памяти и к выходу третьего элемента ИЛИ, второй вход которого соединен с ВЕ КОДОМ ждущего мультивибратора, первый и второй входы которого подключены соответственно к выходу блока фиксации сбоя и выходу третьего элемента И, первый, второй и третий входы которого соединены с соответ.ствующими входами блока фиксации сбоя и подключены к вькодам

соответствующих элементов памяти, выходы элементов памяти первого и второго каналов соединены с первыми входами соответственно первого и с второго элементов ИЛИ, вторые входы которых подключены к выходу элемента памяти третьего канала, и информационные входы элементов памяти сог- единены с выходами элементов сравнения тех же каналов, первые входы которых подключены к выходам резер- .Бируемых блоков тек же каналов, причем вторые входы элементов сравнеп ния первого и второго каналов соединены с первыми входами элементов сравнения соответственно второго и третьего каналов, второй вход элемента сравнения третьего канала соединен с первым входом элемента сравнения первого канала, г. выход устройства подключен к выходу выходного элемента ШТИ.

Редактор И.Шулла

Составитель Симонова Техред А.Кравчук

Заказ 4836/57 Тираж 816Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфичсекое предприятие г.Ужгород, ул.Проектная, 4

фиг.

Корректор М.Демчик

Изобретение относится к импульсной технике, в частности к логическим устройствам повьшения надежности, и может быть использовано в системах автоматики и телемеханики. Цель изобретения - повышение досто верности контроля работы устройства достигается благодаря тому, что в устройство, содержащее в каждом . КЗ трех каналов резервируемый блок 1, злемент 2 сравнения и элемент 3 памяти, а также общие для всех каналов элемент 4 задержки, элемен ты ИЛИ 5-7, элементы И 8-10, введены элементы 15 и 16 памяти, элемент ИЛИ 11, ждущий мультивибратор 12, блок 13 фиксации сбоя и генератор 14 одиночного импульса с образованием новых функциональных связей между элементами устройства. 2 ил. § (Л