Устройство для формирования @ -фазного квазисинусоидального напряжения с нечетным числом фаз Советский патент 1986 года по МПК H02M1/84 

11

Изобретение относится к электротехнике и может быть использовано в системах электропитания или электроавтоматики для преобразования постоянного напряжения в квазисинусоидаль- кое многофазное напряжение с нечетным числом фаз, в полупроводниковых преобразователях частоты для многофазного асинхронного электропривода с нечетным числом фаз

Цель изобретения - улучшение качества выходного напряжения и упрощение устройства.

На фиг.1 изображена функциональная схема устройства; на фиг.2 - принципиальная электрическая схема формирователя с первым порядковым номером; на фиг.З - принципиальная электрическая схема второго и всех последующих формирователей; фиг.4 и 5 - временные диаграммы, поясняющие принцип работы устройства на примере формирования пяти- фазного квазисинусоидального напряжения .

Устройство формирования квазисинусоидального многофазного напряжения с нечетным числом фаз (фиг.1) tо содержит последовательно соединенные преобразователь напряжение - частота (ПНЧ) 1, первый счетчик 2, первый дешифратор 3. Выходы первого дешифратора 3 соединены с входами реверсивных двоичных счетчиков 4-6. Выходы первого реверсивного двоичного счетчика 4 соединены с кодовыми входами первого формирователя 7, Выходы второго реверсивного двоичного счетчика 5 подключены к кодовым входам формирователей 8 с четным порядковым номером. Выходы третьего реверсивного счетчика 6 подключены к кодовым входам формирователей 9 с нечетным порядковым номером, кроме первого. Количество формирователей зависит от фаз m формируемого

га 1 „ напряжения и равно -j-. Например,

для пятифазной системы число формирователей равно 3. Задатчики напряжения 10, количество которых равно количеству формирователей, соединены соответственно с входами постоянного напряжения формирователей 7 - 9 Выходы формирователей 7-9 подключены к суммирутащей точке каждой фазы через соответствующие ключи 11 управляющие цепи которых подключены

к выходам второго дешифратора 12, Второй дешифратор 12 через второй с иетчик 13 Соединен с первым счетчиком 2. Количество ключей (11) в каждой фазе равно т, а общее число равно т.

Формирователь 7 (с первым порядковым номером, фиг.2) содержит операционный усилитель 14 К выходу и к инвертирующему входу операционного усилителя 14 подключен резистор 15 обратной связи, К прямому входу операционного усилителя 14 подключен балансировочный резистор 16, два дру5 гих вывода которого подключены к входам постоянного напряжения формирователя 7, к которым через суммирующий резистор 17 (n-l) подключены также цепочка 18 из последовательно соедиQ ненных транзисторных ключей 19, управляющие входы которых являются кодовыми входами формирователя 7, и весовых резисторов 20. Точка соединения суммирующего 17 и весовых 20

5 резисторов подключена через входной резистор 21 к инвертирующему входу усилителя 14, а другой конец суммирующего резистора 17 соединен с общей точкой устройства.

Q Каждый из формирователей 8 и 9 (фиг.3) содержит два операционных усилителя 22 и 23, последние вьшол- няют функцию инвертирующих усилителей с единичным усилением. Резисторы 24 и 25 обратной связи соответственно подключены к выходам и к инвертирующим входам операционных усилителей 22 и 23. Инверсные входы операционных усилителей 22 и 23 через входные резисторы 26 и 27 подключены к входам ПОСТОЯННОГО напряжения формирователей 8 и 9, к которым через суммирующий резистор 28 подключены также п цепочек 29 из после-.

,„ довательно соединенных транзисторных ключей 30, управляющие входы которых являются кодовыми входами формирователей 8 и 9 и весовых резисторов 31. Точка соединения суммирующе- го 2В и весовых 31 резисторов подключена к прямым входам усилителей 22 и 23 и к общей точке устройства.

Устройство работает следующим- образом.

5 Преобразователь напряжение - частота 1 преобразует напряжение U в последовательность импульсов с час- тотой, пропорциональной сигналу за5

0

Дания U,j. и равной f m-n-f (U|, фиг.4), где га - число формируемых фаз, п - число ступенек напряжения для аппроксимации синусоида на

участке ---, fa.;,,- частота выход но- m

го напряжения. С выхода преобразователя напряжение - частота Q импульсы поступают на вход счетчика 2, число состояний которого равно h . С выхода счетчика 2 сигналы через дешифратор 3 (Ug, фиг.4) поступают на вход +1 и -1 реверсивных счетчиков двоичного кода 4-6, которые вырабатывают двоичные коды отдельных участков синусоидь. С выходов счетчиков 4-6 двоичные коды поступают на входы формирователей 7 - 9, на которые поступают также на пряжения от задатчиков 10 уровня постоянного напряжения, по величине ко торых определяют амплитуду выходного напряжения устройства. Каждый из фор мирователей 7-9 вырабатывает свои диапазоны участков напряжений аппрок симированной синусоиды длительностью

О

и с частотой mf,...

mewx

Следует отметить, что многофазные системы симметричного синусоидального напряжения с нечетным числом фаз характеризуются наличием в каждый момент времени только одного значения напряжения каждой фазы в диапа2 21

зонах от до -д--;

„ . 21Г ,, . 6f

от V sin -7- до V sin -7-7 от m Am 4in:

2 п. бТ

-7- до -V sin -7-; от

61Г-, . lOff

-7- до V sin -:..., от

(m-2) 2 и- ,. . 2 if m

-7- до V, sin -7-; от

4m m4m

4m

j(m-2)2ir 4m

Ч1 с-/ FI

7ДО -7--,

m

2mj 4m

где V - максимальное (амплитудное) значение выходного напряжения, т.е. общее число диапазонов равно числу фаз m и указанные диапазоны, кроме первого, имеют одинаковые по абсолютной величине уровни напряжения и отличаются только знаком V,. Исходя из этого, в устройстве сокращены . диапазоны участков формируемой синусоиды, т.е. каждый формирователь, кроме первого, формирует два определенных разнополярных диапазона

20071,4

уровне напряжения, которые не формируют другие формирователи.

Формирователь напряжения 7 выра- батывает (U, фиг.4) участки диапазона напряжения от -V sin -7- до

п 4т

7

V sin -7-; формирователь 8 (L , m 4гао

фиг.2) вырабатывает два диапазона to участков напряжений: выход 2J - от

т 4т ° И

... 21Г ,т б л- от -2;-- до -J--; фор15 мирователь 9 (U, фиг.4) вырабатывает два диапазона напряжения: выход

Г/1т-

41 - от V sin -7- до -7-; - hi4m 4m

0

f f

выход З - от -V sin до

10

4m .

-т-:..,формирователь вырабатывает два диапазона участков

напряжения: выход т - З - от ,, . (т-4) 21 ,, . (m-2) 27 4т«° ,

выход т- 2J - от - ™i---- - 4т

0 .. . (m-2) 2 п

до -V sin7; формирователь

(-;;-) 9 вырабатывает два диапазона

участков напряжения: выход га -- 1 5 . (m-2) 21Г „ . m-2 h

от V sin7ДО V sin -7;

4m m 4п

m

г т „ . (m-2) 2 ii выход ш - от -V sin7

1- -1тAm

до

m 2 и

-т- Указанные участки диапазонов ступенчатого напряжения с выходов всех формирователей 7,8,9... Подаются к суммирующим точкам 1 ,... ,М (U|2 , фиг.5). Через соответствующие

ключи 11 в заданной последовательности, которая обеспечивается порядком подачи управляющего сигнала с выходов дешифратора 12 (U, , фиг.5), число которых равно гл, причем заданная последовательность обеспечивается при помощи счетчика 13, имеющего число состояний т , и состояние которого определяется последовательностью импульсов, поступающих с выхода счетчика 2 (U2 , фи г.5). Перед началом работы устройства в счетчиках 2,4,5,6 и 13 необходимо установить начальные условия.

Таким образом, благодаря тому, что формирование выходного напряжения обеих полярностей осуществляется одновременно и в одинаковых уело- ВИЯХ, т.е. из сигналов, сформированных каждым реверсивным счетчиком двоичного кода, посредством применения операционных усилителей,- выполняющих функции инвертирующих усилителей с единичным усилением, подключенных к выводам реверсивных счетчиков, формируются симметричные разнополяр- ные напряжения, достигается улучшени качества и симметрии выходного на- пряжения.

Применение реверсивных счетчиков двоичного кода позволяет сократить число транзисторных ключей и резисторов, т.е. достичь упрощения устрой ства.

Фор.мул а изобретения

Устройство для формирования т-фаз кого квазисинусоидального напряжения с нечетным числом фаз, содержащее последовательно соединенные преобразо- ватель напряжение частота, первый счетчик и первый дешифратор, (т+1)/2 формирователей, каждый из которых включает (п-1) цепочку из последовательно соединенных транзисторных ключей, управляющие входы которых являются кодовыми входами формирователей, и весовых резисторов, подключенных через суммирующий резистор к входам постояы ого напряжения формирователя, где п - число ступенек напряжения для апп- роксимации синусоиды на участке 2 if/m, причем входы постоянного на- пряжения каждого формирователя связаны с индивидуальным задатчиком напряжения, а выход каждого форми- рователя подключен к суммируюп1ей точке каждой фазы через m управляемых ключей, управляющие цепи которых связаны с выходом второго деншфратора, вход которого связан с первым счетчиком через второй счетчик, о т- личающееся тем, что, с целью улучшения качества выходного напряжения и упрощения устройства, оно снабжено тремя реверсивными счетчиками двоичного кода, формирователь с первым порядковым номером выполнен на операционном усилителе, прямой вход которого через балансировочный резистор подключен к входам постоянного напряжения формирователя, один из которых соединен с общей точкой устройства, а инвертирующий вход через входной резис- тор подключен к точке соединения суммирующего и весовых резисторов и через резистор обратной связи - к выходу операционного усилителя, остальные (т-1) формирователи выполнены каждый с дополнительной цепочкой из последовательно соединенных транзисторных ключей и весовых резисторов и на двух операционных усилителях, прямые входы которых подключены к точке соединения суммирующего и весовых резисторов, соединенной с общей точкой устройства, а инвертирующие входы через соответ- ствукзщий входной резистор подключены к входам постоянного напряжения формирователя и через соответствующий резистор обратной связи - к своему выходу, причем входы реверсивных счетчиков двоичного кода подклю- чень к выходам первого дешифратора, выходы первого реверсивного счетчика двоичного кода подключены к кодовым входам формирователя с первым порядковым номером, выходы второго реверсивного счетчика двоичного кода - к кодовым входам формирователей счетным порядковым номером, а выходы третьего реверсивного счетчика двоичного кода - к кодовым входам формирователей с нечетным порядковым номером, кроме первого.

V

Г/J

Фиг.2

а, (Выкпнч}

„ I 4tlf f)

Ы 41УПЗ)

)

и-(

, ( в15шШг

., I 1 8W 5 г

N

UiiSbixCtili

ВхШП вх//Г2 S-r//f«

вхпсз: Btiits:

й-г 4

Sbixim,

5i iiiini 5 /-f//C3J

aujfftcs

. , ; (,t.fj(/ffSffifu t- }t ia{wt)

/77 5

.5

Изобретение используется для преобразования постоянного напряжения в квазисинусоидальное многофазное напряжение с нечетным числом фаз. Цель - улучшение качества выходного напряжения и упрощение устройства. Преобразователь напряжение - частота (ПНЧ) 1 подает импульсы на счетчик 2. Введение реверсивных счетчиков (PC) 4-6 двоичного кода, формирователей (Ф) 7-9, причем Ф 7 выполнен на операционном усилителе СОУ) 14, .задатчика 10 уровня постоянного напряжения позволяет получать свои участки напряжений аппроксимированной синусоиды. В устройстве сокращены диапазоны участков формируемой синусоиды, т.е. каждый Ф 8 и 9, кроме Ф 7, формирует два разно- полярных диапазона уровней напряжения, которые не формируют другие формирователи. Благодаря тому, что формирование выходного напряжения осуществляется одновременно и в одинаковых условиях, т.е. из сигналов, . сформированных каждым PC 4-6,применением ОУ 14, формируются симметричные раз- иополярные напряжения,что улучшает качество вьпсодного напряжения. Применение PC 4-6 позволяет сократить число транзисторных ключей, что упрощает устройство. 5 ил. § (Л to N3

ВНИИПИ Заказ 320/57 Тираж 631 Подписное Филиал nrai Патент, г. Ужгород, ул. Проектная, 4